数字电路设计范文（精选12篇）
数字电路设计 第1篇
建筑的数字化进程表现为数字技术对设计的引领, 包括引领设计工具, 引领设计理念和引领设计实践。其结果产生了新的数字化设计工具, 新的设计理念以及作为结果的新的建筑形态。由于新生事物的生命力和发展力具有极大的不确定性, 因此它们的出现在多数情况下受到人们的猜疑甚至反对。数字技术与建筑学的融合和发展也不例外, 尽管随着数字化程度的不断深入和人们认识程度的提高, 人们表现出更多的理解和支持, 但其发展前景仍然受到很大程度的质疑或漠视。
“创作工具与创作结果常是一体的两面, 藉由创作工具的操作过程, 就会得到类似的创作结果。”传统的设计工具和数字设计媒介有两点差异:⑴对于传统设计工具而言, 其表达的一般是设计者已经构思好的东西 (也许不是深思熟虑, 但也是初步构想) , 即先有构思想法, 再通过工具再现出来并进行深化和调整;而数字媒介除了具有传统工具的上述功能外 (甚至更强) , 还拥有另外一个重要的能力, 就是可以引领设计者, 即设计师可以观察计算机为我们创造的东西, 并进行判断和取舍——数字媒介扮演了最初“构思”的角色。⑵相对于传统设计工具的简单操作而言, 数字媒介要求设计师对其组成的硬件尤其是软件有一个基本的认识和熟悉过程, 尽管对传统工具也需要专业训练才能掌握, 但对数字媒介的熟练操作似乎需要花费更多的精力。对于设计工具的数字化, 人们普遍持有矛盾的态度, 他们欢迎数字工具对设计中繁重的重复性工作的替代, 而在强调构思设计的部分又表现出过分的审慎和抵触 (一个主要原因是他们担心失去对设计的控制权) , 这也是尽管设计工具的数字化开始于智能化辅助设计, 但结果却是计算机辅助绘图获得繁荣的原因之一。
数字技术与建筑学的最初碰撞产生了超级工具这个闪亮的火花:首先, 作为数字技术对建筑学改造的最初成果, 表现在对传统绘图工具的替代, 侧重于解决繁重的重复性工作, 具体表现为:⑴传统绘图板的延续, 数字技术所扮演的仅仅是纯粹的绘图工具, 是对传统绘图工具的改造和替代;⑵释放, 即利用数字化绘图工具可以进行建筑形式、材料、色彩和结构等的综合研究, 来精确、微妙的验证、评价及润饰那些尚处在设计甚至是构思阶段的建筑, 这是传统工具无法做到的;其次, 随着数字技术的发展, 数字技术逐渐向偏重于构思设计的早期设计阶段渗透, 出现了传统设计工具和数字工具并存, 各自发挥其特点的新的应用方式, 并提出不同设计工具的运用最终会对建筑形体产生影响:⑴展现形体, 数字技术在辅助表达建筑形体方面提供了强大的功能;⑵优化功能, 由于计算机的参与使得建筑可以在功能角度获得优化并由此获得个性的形体;最后, 作为“对世界进行的非常真实并深具象征意义的重构的实际参与者”, 数字技术成为我们的合作者:⑴和机器一起工作, 在这种工作方式中, 设计工具和理念都被数字化, 甚至呈现出一种“由计算机引领设计过程的新方向”;⑵设计运算, 这是计算机应用的另一个主要方面, 即人工智能与建筑学的结合应用 (图1) 。
然而, 数字技术的潜力不止于此, 格雷戈·林恩在《动态造型》一书中说过, 数字技术“对现代建筑理论和设计方法的挑战不是简单地使用计算机形成一系列新形象, 而是以一种更成熟完善的方式来理解这种工具的作用”。以工具为代表的技术从来就不是中性的, 它不仅影响作为其创造成果的客体, 同时还会影响创造和使用它的主体——人。当然, 工具并不是唯一的原因, 周围环境因素的变化对主体人的作用更加无形、强烈而深刻。在这个数字时代, 这些作用的合力结果之一就是作为主体的人对于周围客体 (建筑仅仅是其中很小的一个部分) 认识的深化或变化。卡尔·朱说过, “史无前例地, 我们正在进入一个完全人工制造的空间, 一个由工具理性之梦引导出的平行宇宙 (a parallel universe) 。……我们已经到达地质时代的某个点上, 在这里我们不仅能随着宇宙自组织形成多样的存在形态而产生的物质宇宙的巨大增殖中搭上一个便车, 而至关重要的是, 我们将能介入、捕捉和打开在造物矩阵 (matrix) 内部结构中的普罗米休斯之火, 而这造物结构时至今日在很大程度上仍是晦暗不明的——即使不是完全不可进入”。从这句话中我们可以体会到时代所赋予我们的和作为建筑师我们所应该回报时代的——认识、把握“造物规律”的能力和创造、组织“存在形态”责任。实质是我们所熟悉和陌生的, 因为其结构“仍是晦暗不明的”;虚拟世界是对于现在陌生而在未来需要我们去探索和熟悉的, 就其最纯粹的形式而言, 它是来自现实的形而上的黑匣子内的有节奏的分泌物, 而计算就是这个黑匣子的机械机制的化身。
受数字技术影响较为明显以及和建筑师关系密切的一例就是人们对于世界复杂性的认识以及建筑师以自己特有的语言—建筑—对这种认识的响应。此时, 建筑空间已经突破传统意义的限制, 包含实质和虚拟两个层面的含义, 即建筑师面对的领域除了几千年来人们所熟悉的由原子搭建的实质空间, 还包括看得见却摸不到的以光速运动的比特所建构起来的虚拟空间, 一个纯粹的人工世界。在这里, 建筑师通过操作比特这种新型材料来进行更加自由的设计建造。卡尔·朱说:“建筑将不再是简单地将两块砖放到一起的艺术——如密斯·凡·德罗曾说的那样, 而成为将两个比特或量子比特安排在一起的艺术。”数字建构表达了一种对未来建筑发展趋势的探索, 一种以建筑来表现对世界的最新认识, 它需要设计者更实际和严肃的思考。
“技术发展与成熟对于建筑的影响不仅仅是解决形式问题的工具, 更是思考形式意义的主要线索” (图2) 。数字科技从第一代纯粹性的运算应用转变为网络时代的信息沟通, 从超级工具到设计观念与方法的本体, 显示出推翻近现代与古典传统空间观和实质形式的潜力。对于那些试图探究数字建筑可能的设计者而言, 摆脱以实质空间创造为中心的传统设计逻辑, 超越把数字当作纯粹工具的思考模式, 通过结合网络社会空间和网际空间混成的虚拟现实环境, 创造出不仅看得见, 摸得着的物质空间, 更包括那些不存在, 人们却将花更多时间来面对、使用的数字信息空间。由此, 数字化的影响从实质层面的工具进化上升到理论层面的设计探索, 而这种探索的终极目标之一就是返回到实践, 指导实践, 这是整个社会数字化进程在建筑领域的体现。“数字建筑是一种设计的切入点, 它是建立在一个设计资讯整合的环境上……数字建筑以空间作为诠释的舞台, 结合了数字的概念、媒体与生活内容……如果数字推动了技术、流程与观念的前进, 建筑则需整合创意、文化与营造产业”。
“数字设计的过程中有两个设计的层次:想与做, 或者是概念与实践”。在网际空间中的建构更多层面上是着重于想或这说是做“概念”, 而如何将这些想法、概念付诸实践, 或者说数字建构能对现实中的建筑产生怎样的影响却是建筑师更为关心的问题。格雷戈·林恩曾说过, “数字形式就是技术。我们正在搞清楚软件的模拟功能。在任何其他工业中都可以找到数字形式:所有汽车看上去都和Taurus (福特轿车系列中的一种) 相类似。那种认为这类现象不会在建筑领域发生的想法是幼稚的。”实质空间中的数字建筑实践, 是基于建筑师在与数字技术的交互影响过程中所获取的工具支持、美学体验和认知经验的基础之上, 反映了建筑师对于新的思维认知领域的探索和实践。当块茎、滴状、柔顺、团块等并不具有美学倾向的词语在建筑评论中出现的频率越来越高时, 当人们发现比例、中心、边缘等词汇对诸如哥拉斯当代艺术馆、Fresh H2O水博物馆等建筑的描述如此乏力时, 人们应该体会到数字化在实质空间中的渗透和蔓延 (图3) 。它带给整个社会的变化是如此深刻和彻底, 尽管许多人仍旧在猜疑、犹豫、迷惑甚至反抗, 但建筑的数字化时代已经拉开了序幕。克里斯·亚伯说, “最成功的当代建筑作品可能是这样一些作品:它们从传统中吸取和当代仍然相关的部分;同时, 通过类推过程, 根据现在的情况映射出未来的远景。”
历史告诉我们, 科学技术最终要和人们的生活相结合。19世纪末的现代工业技术革命推动了二十世纪现代主义的发展和盛行;同样, 二十世纪末以数字技术为标志的信息技术革命并不仅仅是创造出“超级工具”那么简单, 数字技术的发展必然会带来建筑界的变革。“让计算机来引导我们” (Let the computer lead) , 看看我们能创造出什么样的未来!
数字电路课程设计数字时钟实现 第2篇
《电子技术课程设计报告》
设计题目：数字钟的设计与制作
专业班级：13级《物联网工程》2班 姓名：白雪 王贞 张莹 学号：068 108 131 指导老师：刘烨
时间：2015年5月15日~ 2015年 5 月30日 地点：四教4414实验室
海南大学儋州校区应用科技学院
摘要：
数字时钟是一种用数字电路技术实现秒﹑分﹑时的计时装置，与传统的机械钟相比，它具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因而得到了广泛的应用。小到人们的日常生活中的电子手表，大到车站﹑机场等公共场所的大型数显电子钟。数字时钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
本课程设计要用通过简单的逻辑芯片实现数字时钟。要点在于用555芯片连接输出为一秒的多谐振荡器用于时钟的秒脉冲,用14位二进制计数器CC4060芯片、7双BCD同步加计数器CD4518芯片、十进制加计数器/7段译码器CD4033芯片等连接成60和12进制的计数器,再通过七段数码管显示，构成了简单数字时钟。关键词：数字时钟；555芯片；计数器；数码管
海南大学儋州校区应用科技学院
1设计目的................................................................................................................................4 1.1设计指标.........................................................................................................................4 2课程设计任务及要求............................................................................................................4 2.1 设计任务........................................................................................................................4 2.2 设计要求........................................................................................................................4 3系统设计................................................................................................................................4 3.1 设计思路........................................................................................................................4 3.2 系统设计........................................................................................................................5 3.2.1 原理图及说明.......................................................................................................5 3.2.2 具体设计.................................................................................................................6
3.2.2.1.小时计时电路...............................................................................................6 3.2.2.2.分钟计时电路...............................................................................................6 3.2.2.3.秒钟计时电路...............................................................................................6 3.2.2.4.手动时间校准电路的设计...........................................................................6 3.2.2.5.光敏电阻的设计...........................................................................................6 主要元器件的介绍...............................................................................................................7 4.1 40161------4位二进制同步计数器（有预置端，异步清除）.....................................7 4.2 CD40106..........................................................................................................................7 4.3 CD4009............................................................................................................................8 5 电路板的安装与测试...........................................................................................................8
海南大学儋州校区应用科技学院
1设计目的数字电子钟是一种用数字显示秒﹑分﹑时的记时装置，与传统的机械钟相比，他具有走时准确﹑显示直观﹑无机械传动装置等优点，因而得到了广泛的应用：小到人们的日常生活中的电子手表，大到车站﹑机场等公共场所的大型数显电子钟。
我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。且由于数字钟包括组合逻辑电路和时叙电路。通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。
1.1设计指标
1.时间以12小时为一个周期； 2.显示时、分、秒； 3.具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；
2课程设计任务及要求
2.1 设计任务
1、设计一个有“时”，“分”，“秒”（11小时59分59秒）显示且有校时功能的数字时钟钟；
2、用中小规模集成电路组成数字时钟。
2.2 设计要求
1．用555定时器设计一个秒钟脉冲发生器，输入1HZ的时钟；（对已有1kHz频率时钟脉冲进行分频）；
2．能显示时、分、秒，12小时制； 3.设计晶体震荡电路来输入时钟脉冲；
4.用双BCD同步加计数器CD4518芯片设计一个分秒钟计数器,即六十进制计数器.；
5.用十进制加计数器/7段译码器CD4033芯片设计一个12小时计数器, 6.译码显示电路显示时间。
3系统设计
3.1 设计思路
数字电子钟由信号发生器、“时、分、秒”计数器、LED数码管、校时电路、整点报时电路等组成。工作原理为时钟源用以产生稳定的脉冲信号，作为数字种的时间基准，要求震荡频率为1HZ，为标准秒脉冲。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每 累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用12进制计数器，可以实现12小时的累计。LED数码管将“时、分、秒”计数器的输出状态显示。校时电路是来对“时、分、秒”显示数字进行校对调整。
海南大学儋州校区应用科技学院
本设计使用芯片数最少、计时准确、动态显示的节电工作方式（耗电量仅为静态显示模式的1.8％）、调试方便、时间校准方便。电路中的振荡器XT为目前多数石英晶体电子表中使用的频率为215=32768HZ的石英晶体，经IC（2CC4060）组成的14级2分频和IC3A（CD4518）组成的一级2分频后可得到1HZ的“秒”脉冲信号。用6个40161分别控制6个数码管，用逻辑门电路选择各个数码管的最大数字，比如说输出9，就要对应的输入二进制数1001，输出3对应0011，1对应 0001。逻辑门电路选择好最大数，就接入下一个40161的 CLK 端，来进位。MR端要接入与非门和40106之间，读取最大数。我们设计的是实现0~9,0~5,0~1,0~2的进位方式。从秒开始，0~59，分0~59，时0~11.3.2 系统设计
3.2.1 原理图及说明
时LED数码管分LED 数码管秒LED数码管时计数（十二进制）分计数（六十进制）秒计数（六十进制）时校准分校准晶体振荡器分频器（1）电路原理框图
（2）电路原理图
海南大学儋州校区应用科技学院
用555电路构成的1KHz多谐振荡器，调节电阻R3可以改变输出信号频率。74LS160是二，五，十进制同步加法器，用三片74LS90构成三级十分频器，将1KHz矩形波分频得到1Hz基准秒计时信号。由于74LS160是十进制计数器，分别将个位接成十进制计数器，十位接成六进制计数器，分别将个位的RCO输出端接十位的9脚端，就构成60进制计数器，用两个相同的60进制计数器分别做作为秒，分计时，并在个位和十位输出端接上数码显示管显示小时计数器直接采用整体反馈清零法构成24进制计数器。工作原理：振荡电路产生的1KHZ脉冲信号经三级十分频电路分频后产生的1HZ脉冲信号输入74LS90N连成的60进制秒计数器，再由秒计数器每60秒进位输出给60进制分钟计数器，分钟计数器满60后产生进位信号输入给24进制小时计数器，从而实现12小时制电子钟的功能。
3.2.2 具体设计
3.2.2.1.小时计时电路
小时计时电路由两块4033B和4081芯片7段译码器组成12进制计数电路。该电路译码器能识别数字00到11的计数，当接收到从“分”传来信号到芯片4033的第1个管脚时，使得在小时的计数模块进行加1，每接收到一次信号，即进行一次计数，计一次为一小时，同时将信号反馈回“分”，使得将计数清零。即可可以将小时从“00”到“11”后，在继续计时时，计数器计数将会被置回“00”。使整个计数器在小时的计数模块成为从“00”到“11”到清零循环回“00”到“11”这样的12进制的12个稳定状态的计时方法。3.2.2.2.分钟计时电路
与小时计时模块相比，分钟计时模块相对简单些。它的电路原理是由于两块4033B芯片组成的60进制的分钟计数方式，该译码器电路能识别信号59，整个计数计时方式是从“00”到“01”“02”.....“59”在到“00”的共60个稳定状态的自动连续循环模式。3.2.2.3.秒钟计时电路
秒钟的计数又有些相同与不同。它同样是由4033B两块芯片进行构成60进制计数。该译码器识别信号至59，然后清零循环计数。计数方式与分钟计数方式一样。但除了4033B芯片外，外加了4060和4518两块芯片。外加了两块芯片使得在秒钟计数模块有了自动的计数方法。而不是通过外来校准不停的进行调整计数。
3.2.2.4.手动时间校准电路的设计
S1和S2分别为“小时”与“分”的手动校准电路。S1按动一次，在小时计时部位计数加1，S2按动一次，在分钟计时计数数码管显示上显示加1,。滤波电路C3、R10和C4、R13分别用来吸收S1和S2的动作产生的电压抖动。二极管D1、D2分别为“小时”与“分”校准电路与相邻下一级计数器“清零”端R之间的单向隔离文件。R11、R12为手动校准电路的限流范围。3.2.2.5.光敏电阻的设计
光敏电阻R1～R6分别为数码管DS1～DS6夜间工作在节电模式时的亮度自动控制电路。光敏电阻可选用MG41-22或MG45-
12、或5606、6106型（亮电阻≤2KΩ，暗电阻≥900KΩ）。每只数码管的公共端第3（8）脚通过一光敏电阻串联晶体开关管9013接地。当夜晚室内光线较暗时，数码管自动降低亮度。数码管DS1～DS6采用超高亮度的数码管5011型，这种LED数码管耗电为普通数码管的十分之一，每个段码的驱动电流仅为1mA，就可以发出普通数码管20mA
海南大学儋州校区应用科技学院
工作电流时相同的亮度。当其工作电流达20mA时，发出光亮足以保证在室外阳光下正常显示。该控制电路可使数码管显示的供电电流降低到原来的1/30，即为10～15 mA的水平。开关管Q1～Q3选用9013（40V、0.5A、0.625W、低频）可满足控制两个数码管阴极电流通断的要求。本设计还充分利用芯片CD4033的“零”数字消隐功能，即当十位上海数字为零时，该数码管不亮。例如，当时间为9时8分5秒，不是显示“09”时“08”分“05”秒，而是显示“9”时“8”分“5”秒，该设计方案可使数码管显示的供电电流降低到原来的1.8％，即为5～9 mA的水平，可大大降低电源的能耗。主要元器件的介绍
4.1 40161------4位二进制同步计数器（有预置端，异步清除）
40161是4位可编程计数器，复位采用异步方式，当CLEAR为低电平时，使四个输出端均置为低电平，而与CLOCK、/LOAD或PE、TE输入的状态无关，/LOAD为低电平时，计数器无效，使输出端在下一时钟脉冲与设置的数据一致，并与PE、TE输入端的状态无关。
N位同步级联计数器可由超前进位电路实现，不需要外加控制，此功能由两个计数控制输入端和进位输出端完成。PE、TE输入端均为高电平时，计数有效，当计数超过“15”时，进位输出端CARRY OUT(CO)即产生一正向输出脉冲，其脉冲宽度约等于Q1输出正向宽度，此正向溢出进位脉冲可使下一级联电路有效，时钟无论为高电平或低电平，均可实现PE或TE输出的逻辑转换。
4.2 CD40106 CD40106由六个施密特触发器电路组成。每个电路均为在两输入端具有施密特触发器功能的反相器。触发器在信号的上升和下降沿的不同点开、关。上升电压(V T+)和下降电压(V T-)之差定义为滞后电压。它的2 4 6 8 10 12引脚是数据输出端，1 3 5 9 11 13是数据输入端，14是电源正，7接地。
CD4016引脚图
海南大学儋州校区应用科技学院
4.3 CD4009 CD4009是十六进制的CMOS缓冲器/变换器 电路板的安装与测试
为了方便检测，电路有6位数码管安装在CD4033的上方，分别显示出时“00~11”分“00~59”秒“00~59”的时钟显示。根据电路的设计特点，在安装过程中，基于测试同时进行。在安装测试顺序是①1HZ脉冲信号的产生电路，运用逻辑笔测试芯片IC34的Q0端的“1HZ”的脉冲输出信号；②“秒钟”计数/译码/显示电路，显示0秒钟~59秒钟，运用逻辑笔测试芯片IC5A第3期的“满60秒进一”的进位脉冲输出信号；③“分”钟计数/译码/显示电路，显示0分钟~59分钟，运用逻辑笔测试芯片IC58第四脚的“满60进一”的进位脉冲输出信号；④“小时”计数/译码/显示电路，显示0小时~12小时，运用逻辑笔测试芯片IC5C第10脚的“清零”脉冲输出信号；⑤分别按动开关S1、S2，测试时间校准电路的功能及可靠性；⑥用厚纸片遮蔽敏光电阻的上方，观测数码管亮度显示接受控制前后的响应情况。6个单元电路组装合格后，电路可以显示12小时内的任一时间。时间校准电路组装完成后，可以校准当前时间，并验证一昼夜
海南大学儋州校区应用科技学院
24小时的计时误差是否在一定范围内；然后在一定电源内测量整机最大工作电流是否也在一定范围之间。
海南大学儋州校区应用科技学院
海南大学儋州校区应用科技学院
浅谈数字电路设计中常见问题 第3篇
【关键词】数字电路设计；常见问题；注意事项
近年来，科学技术的突飞猛进引发了很多行业深刻的变革和翻天覆地的变化，数字信息行业在很多方面都处在科学技术发展的前端，其中显而易见的是数字电子科学技术，在科学大发展大繁荣的浪潮中，数字电子科学技术得到狂飙式的发展，当前毫无疑问已经成为了发展最快和影响力最大的学科之一。数字逻辑器件从20世纪60年代以小规模集成电路为主发展到前的中、大规模集成电路，甚至是超大规模的集成电路。数字逻辑器件的不断发展和应用更新，势必会推动着整个数字电路的继续前进。
1.数字电路的噪讯干扰处理
在数字电路中我们会经常采用布尔代数的数学方法，用来描述事件之间相互的逻辑关系。和一般普通代数层面中的变量不一样，逻辑变量则是用来描述逻辑关系中的二值变量， 即用1和0这两个值来表示对立的逻辑状态。数字电路依照0和1的稳定情况来作为运算基础，所以这其中就会存在噪讯界限。相对于模拟电路而言，数字电路有着非常强大的噪讯。数字电路中，数字信号因为与电流变化中磁数变化的诱导电压的影响，电流变化就会在某个地方形成了噪讯的产生地，这又与电路长度、回路的面积息息相关。数字信号转变时会带来过渡性的电路，进而带动导体产生噪讯电压，再加上噪讯电流的流动会容易造成数字电路的误动作。电路的阻抗越高受到外部噪讯干扰就越容易，对抗噪讯的干扰除了控制噪讯电压以外，还应该加大结合阻抗，同时减少输入阻抗。数字IC中如果空端子表现出open的状态就会使阻抗变高，这进而又会导致数字电路极容易受到噪讯的误动作干扰。所以，数字IC的空端子需要连接电阻与电源。多层板信号线的阻抗，因为导线系设在背景的表面上，所以也可以减低阻抗的效果。
2.数字技术与模拟技术的融合
因为LSI和IC本身的高速化，为了能够使机器能够同时达到正常运行的目标，所以这就难免会使得技术的竞争越来越激烈。尽管系统构成的电路不一定有clock的设计，但是毋庸置疑的是系统是否可靠必须要考量到选用电子组件、电路设计和成本、封装技术、防止噪讯产生、防止噪讯外漏等综合因素上。数字或模拟电路的极其小型化、多功能化、高速化会使得小功率信号与大功率信号、低输出阻抗与高输出阻抗、小电流与大电流等问题常常会在同一个密封密度的电路板中出现，设计人员置身于这样的环境就将面对如此高难度和富有设计思维的挑战。比如，十分稳定的电路和吵杂的电路相依时，一旦没有把噪讯侵入到十分稳定的电路对策看做成设计的重点，那么事后尽管进行很多次设计也将难免会陷入无解的局面。又如， 假设将小型的模拟信号增幅后， 利用10bitA/D的数字转换器转换成数字信号，但是就因为分割辐宽是4.9mV，但是要把该电压的level正确的读取出来就不会是一件容易的事情，很多事情就会使得超过10bit的A/D转换器陷入了不能正常顺利运行的困境。
3.数字集成电路的选择
基本门电路是由简单的分离元件构成，虽然设计起来比较容易简单，但是运行和反映的速度很多时候相对较慢，负载承受的能力也较差，电气的性能也有待进一步提高。目前使用得最为广泛则是数字集成电路。其优点是：体积较分立元件设备小几百倍，抗干扰能力强，故障率和功耗率都很低，输出电阻低，输出特性好，稳定性强。数字集成电路中又以是CMOS和TTL系列电路这两种为主。COMS系列器件的工作电压在3～18V之间，TTL系列的工作电压是5V，所以CMOS电路的工作范围相对较广，其噪声的容限也较大， 所需要消耗的功率相对较低。尽管CMOS的电路输入端进行了保护电路的设置，但是因为限流电阻的尺寸有限和保护二极管，这就会难免使得其承受的脉冲功率和静电电压受到限制。CMOS电路在运输、组装和调试中因为不可避免的会接触到静电和高压的物件，所以要保护好输入的静电。此外，CMOS还会产生电路锁定效应，为了安全和方便的使用，人们一直在致力于从设计和制造上排除锁定效应的研究。因为，集成电路的要求都比较高，需要先进行芯片的设计和程序的编制，但是更多的时候在使用现成数字电路中进行了简单的分析，这是非常不够的。专用的集成电路是一种新型的逻辑器件，因为其具有灵活性和通用性的特点，所以成为了对数字系统进行设计和研制的首选器件。总的来说，数字电路在今后的发展中还有广阔的空间，但是其基础知识不会发生改变，如何进行进一步的改进，这就迫切需要新型的数字人才去发现并改进当中不大完善的地方，完善和弥补电路中的每一个缺点和不足，使得当中各个部分和环节都能发挥最大的作用。
4.数字电路系统设计
数字电路设计是从原理方案出发，把整个系统按照一定的标准和要求划分成若干个单元电路，将各个单元电路间的连接方式和时序关系确定下来，在这个前提下进行数字电路系统的实验，最终完成总体电路。数字系统结构由时基电路、控制电路、子系统、输出电路、输入电路五部分构成，当中数字系统的核心是控制系统。数字电路系统的设计有分析系统要求、设计子系统、系统组装和系统安装调试等步骤组成。数字电路系统的设计也不是一次两次就能完成，需要设计人员进行反复的调试和探究，通过自上而下的设计方法和自下而上的设计方法进行数字系统的设计， 依托RTL传输语言等常用工具完成。数字电路系统设计包含了很多问题，比如，电路的简化可能会使得电路性能降低，但是电路性能指标提升难免会以牺牲电路简化为条件。所以，数字电路系统的设计过程有很多因素需要考虑和兼顾。
5.数字电路的抗干扰措施
在利用TTL或CMOS这两种逻辑门电路作为具体的对象进行设计时，还需要注意到下面几个问题。
5.1多余端的处理
数字集成逻辑门电路在正常的使用时是不允许多余端悬空的，不然就极有可能十分容易的把干扰信号引入到数字电路中。所以，在数字电路的设计中，针对多余端的处理，我们则是按照不改变数字电路的正常工作状态以及确保其性能稳定和可靠为基本原则。
5.2去耦合滤波器
数字电路一般都是由多数片逻辑门电路组成，他们供电则来自于公共的直流电源。所以，这种电源并不是很理想的，很多时候是依靠整流稳压的电路进行供电，所以也会存在一定程度的内阻抗。数字电路正在处于运行时， 就会产生很大的尖峰电流或者是脉冲电流，这些电流流经到电路的公共内阻抗时，必然相互间会产生一定的影响，情况严重时会使得数字电路的逻辑功能发生混乱，甚至是陷入崩溃状态。所以数字电路在设计中针对这一情况的处理办法一般都会使用耦合滤波器去应对，常常会使用10-100μF范围之内的大电容器和直流电源再联合去滤除多余的频率成分。值得注意的是，还需要将每一集成芯片的电源与地之间接一个0.1μF的电容器，用来滤除掉开关带来的噪声干扰。
5.3接地和安装防范
科学的接地和安装工艺是数字电路设计中比较有效的措施。在实际操作中，可以把信号地和电源地分开出来，将信号地集中到一点，再把这两者用最短的导线相互连接起来，用来避免大电流流向其他器件的输入端，进而导致系统的逻辑功能失效。如果电路设计中同时有（下转第206页）（上接第75页）数字和模拟这两种器件，也需要将它们分开，再选择一个符合条件的共同点接地，皆宜消除相互之间的影响。当然也可以设计出数字和模拟两块电路板， 分别给他们配上直流电源，再把两者合适的连接起来。在电路板的设计和安装中，也必须要注意尽量将连线缩短，这就能很大程度的减少接线电容带来的寄生振荡。
6.结语
数字电路设计 第4篇
由于学生在模拟电路的实习中已做过模拟循环灯电路, 为了使学生更好地掌握新的知识内容, 现将模拟循环灯与数字循环灯电路 (见图1、图2) 进行对比讲解。
将两个电路放在一起, 对学生进行提问:哪个电路简单?哪个电路的元器件少?有谁了解计算机的发展史?
由计算机的发展史让学生了解到, 集成芯片是在模拟元件之后发展起来的。集成芯片是把电子器件集成在一块半导体材料上制作而成的。集成芯片的出现和发展将使电子产品朝着越来越小的方向发展。
二 了解集成芯片
在对电路图有了了解之后, 对电路中主要元件 (集成芯片) 进行讲解。
首先, 介绍芯片555的管脚图 (见图3) 。以555芯片为例, 讲解芯片管脚及管脚顺序的识别方法 (见图4) 。
其次, 以4040、4017为例, 介绍芯片的电源、接地、CLK、RST、ENA管脚的功能。
最后, 总结芯片中电源、接地管脚位置 (大部分芯片的最大管脚为电源脚、电源脚对角线的管脚为接地脚) 。芯片正常工作电源与接地必须连接好。对于芯片, 需要了解输入、输出的管脚, 输入信号与输出信号之间关系, 以及芯片正常工作需具备的条件。
三 电路分析
在学生了解数字芯片的管脚和功能之后, 对每个芯片及周围元件组成的电路进行分析讲解。
1. 电路框图 (见图5)
2. 电路工作原理
第一, 时钟信号电路。该电路的主要器件是555定时器, 由它外接R1、R2、C1和C2构成, 是一个多谐振荡器, 产生的数字周期信号T=0.7 (R1+2R2) C1, 该周期信号送到分频器CD4040的CLK端。
第二, 分频器。分频器的作用是将时钟信号电路产生的信号进行频率变换。CD4040计数工作时, Q1是CP脉冲的二分频;Q2又是Q1输出的二分频……所以有T1=2T, T2=2T1=4T, …, TN=2nT。
第三, 分配器。分配器的作用是将连续的周期信号一一取出来, 然后顺序输出。CD4017输出高电平的顺序分别是3、2、4、7、10、1、5、6、9脚。本电路只接3、2、4、7脚作输出, 10脚接复位端RST, 工作中当10脚为高电平时电路复位, 输出又可以按3、2、4、7脚的顺序输出高电平, 这样发光二极管被循环点亮。
第四, 四路发光二极管。选用不同颜色的发光二极管构成循环彩灯。
四 调试电路
在电路原理讲解完之后, 引导学生去思考电路的调试方法和调试步骤。并总结如下:第一, 通电前检查。用万用表检查元件管脚有没有错连、没连上, 各芯片是否都接电源和地, 检查+5V电源与接地端是否有短路现象。第二, 通电中检查。按照电路信号流程, 从左到右检测每一部分电路的信号输出是否正常。如果输出不正常, 检查芯片正常工作的条件是否具备。
五 提问
问1:如何能加快循环灯的循环速度?问2:要增加一路发光二极管, 应如何修改电路?问3:如何减慢循环灯的循环速度?通过以上提问检查学生对电路的掌握程度, 同时可以引导学生对电路的进一步分析。
六 结束语
通过数字循环灯电路的实习教学, 让学生了解数字电路的特点, 并掌握数字电路的分析方法。过程中注意培养学生独立思考和分析的能力, 使学生从被动接受到自主学习, 真正提高学生能力。
摘要：在职业技术学校电子实习的教学中, 模拟电路实习结束后, 将开展数字电路的实习教学。为了使学生在数字电路实习中掌握得更好, 现以“数字循环灯电路”为例来探究此教学进程。
数字电路课程设计 第5篇
2.课程设计任务书（题目，设计要求，技术指标等）
3.前言（发展现状、课程设计的意义、设计课题的作用等方面）。3.目录
4.课题设计（⑴ 写出你考虑该问题的基本设计思路，画出一个实现电路功能的大致框图。
⑵ 画出框图中的各部分电路，对各部分电路的工作原理应作出说明。⑶ 画出整个设计电路的原理电路图，并简要地说明电路的工作原理。⑷ 用protel画原理电路图。
(5)用Multisim或者Proteus画仿真图。
5.总图。
6.课题小结（设计的心得和调试的结果）。7.参考文献。
二、评分依据：
①设计思路，②单元电路正确与否，③整体电路是否完整，④电路原理说明是否基本正确，⑤报告是否清晰，⑥答辩过程中回答问题是否基本正确。
三、题目选择：（三人一组，自由组合）（设计要求，技术指标自己选择）
1、基于DC4011水箱水位自动控制器的设计与实现
水箱水位自动控制器，电路采用CD4011四与非门作为处理芯片。要求能够实现如下功能：水箱中的水位低于预定的水位时，自动启动水泵抽水；而当水箱中的水位达到预定的高水位时，使水泵停止抽水，始终保持水箱中有一定的水，既不会干，也不会溢，非常的实用而且方便。
2、基于CD4011声控、光控延时开关的设计与实现
要求电路以CD4011作为中心元件，结合外围电路，实现以下功能：在白天或光线较亮时,节电开关呈关闭状态,灯不亮；夜间或光线较暗时，节电开关呈预备工作状态，当有人经过该开关附近时，脚步声、说话声、拍手声等都能开启节电开关。灯亮后经过40秒左右的延时节电开关自动关闭，灯灭。
3、基于CD4011红外感应开关的设计与实现
在一些公共场所里，诸如自动干手机、自动取票机等，只要人手在机器前面一晃，机器便被启动，延时一段时间后自动关闭，使用起来非常方便。要求用CD4011设计有此功能的红外线感应开关。
4、基于CD4011红外线对射报警器的设计与实现
设计一款利用红外线进行布防的防盗报警系统，利用多谐振荡器作为红外线发射器的驱动电路，驱动红外发射管，向布防区内发射红外线，接收端利用专用的红外线接收器件对发射的红外线信号进行接收，经放大电路进行信号放大及整形，以CD4011作为逻辑处理器，控制报警电路及复位电路，电路中设有报警信号锁定功能，即使现场的入侵人员走开，报警电路也将一直报警，直到人为解除后方能取消报警。
5、基于CD4069无线音乐门铃的设计与实现
音乐门铃已为人们所熟知，在一些住宅楼中都装有音乐门铃，当有客人来访时，只要按下门铃按钮，就会发出“叮咚”的声音或是播放一首乐曲，然而在一些已装修好的室内，若是装上有线门铃，由于必须布线，从而破坏装修，让人感到非常麻烦。采用CD4069设计一款无线音乐门铃，发射按键与接收机间采用了无线方式传输信息。
6、基于时基电路555“叮咚”门铃的设计与实现
用NE555集成电路设计、制作一个“叮咚”门铃，使该装置能够发出音色比较动听的“叮咚”声。
7、基于CD4511数显八路抢答器的设计与实现
CD4511是一块含BCD-7段锁存、译码、驱动电路于一体的集成电路。设计一款基于CD4511八路抢答器，该电路包括抢答，编码，优先，锁存，数显和复位。
8、基于NE555+CD4017流水彩灯的设计与实现 以NE555和CD4017为核心，设计制作一个流水彩灯，使之通过调节电位器旋钮，可调整彩灯的流动速度。
9、水位指示的设计与实现
电路的功能是检测容器内的水位。把探头分别装在容器的底部、中部和顶部。通过3根导线与电路板连接，而3个LED分别代表不同的水位。
10、基于数字电路双向炫彩流水灯的设计与实现
电路由无稳态多谢振荡器、可逆计数器、三八线译码器和发光二极管组成；实现流水灯正反向循环旋转。
11、基于数字电路六位数字钟的设计与实现
设计一款纯数字电路打造的6位数字时钟。数字钟是采用数字电路对“时”、“分”、“秒”数字显示的计时装置。
12、八路声光报警器的设计与实现
八路声光报警器中八位优先编码器CD4532将输入D0~D7的八路开关量译成三位BCD码，经BCD锁存/七段译码/驱动器CD4511译码，驱动共阴极数码管显示警报电路0—7，路输入开关中的任一路开路，显示器即显示该路号，发出数码光报警；同时优先编码器CD4532的GS段输出高电平，使开关三极管饱和导通，启动声报警电路工作。声报警电路由时基集成电路NE555和六反相器CD4069组成。
13、基于CD4060梦幻灯的设计与实现（基于proteus仿真）
设计一款电路，使其具有多种美丽的声光效果，三种颜色的LED随机组合，五彩斑斓，配有生日快乐音乐芯片，闪光的同时有生日快乐音乐播放，蜂鸣器发生，音乐芯片直接可以装到电路板上，备有电源开关，方便控制，可以外接交流电源或电池。可作生日礼物相送。
14、变音警笛电路的设计与实现 设计一款电路，该电路采用两片NE555时基集成电路构成的变音警笛电路，能发出“呜-哇-呜-哇”的警笛声。
15、魔幻LED摇摇棒的设计与制作
“摇摇棒”是一种利用我们的“视觉暂留效应”工作的高科技电子玩具。接通电源后，它上面的一列LED（发光二极管）不停地闪烁，当你摇动它时，会看见空中梦幻般的浮现一个个笑脸、爱心等图案或者文字。“摇摇棒”使用了一块单片机。通过编写程序，在它内部存储若干幅图形和文字，用一只轻触按钮来选择要显示的内容，并且使用一只动作传感器开关来确保显示正常。
16、基于数字电路NE555、CD4017LED骰子的设计与实现
由555组成的多谐振荡器和CD4017十进制计数器／脉冲分配器构成。7个发光二极管模拟骰子的点数，当按下按钮1秒以上，骰子上的发光二极管高速循环点亮，之后循环速度越来越慢并最终随机停止于某个点上。
17、数显计数器的设计与实现
不需要编程的计数器模块，有3个数码管显示，使用14553和14511芯片进行控制驱动。
18、基于555简易催眠器的设计与制作
时基电路555构成一个极低频振荡器，输出一个个短的脉冲，使扬声器发出类似雨滴的声音
19、基于数字电路电动机转速表的设计与实现
在电动机转动时，人眼无法统计电动机单位时间转转的圈数，即使电动机每秒钟只转动几圈，我们也无法准确的数数来得到电动机每分钟的转动圈数。设计一款电动机转速表来计数，最大可以显示999，如果需要显示更大的数字，还可以自行增加CD40110和数码管，每增加一级，计数可增大10倍再加上9。
20、基于CD4011路灯开关模拟电路的设计与实现
从节约用电的角度出发，路灯开关在每天傍晚时全部灯亮，后半夜行人稀少，路灯关掉一半，第二天清早路灯全部关闭。
21、数字秒表的设计与实现
单稳态触发器，时针发生器及计时器，译码显示单元电路的应用
22、基于CD4011声光控带灯头开关的设计与实现
开关选用CD4011集成块为延时电路，选用1A单向可控硅以及性能稳定的光敏电阻和优质的驻极体组成的声光控动作电路
23、基于数字电路两位计数器的设计与实现
两位自动计数器两位数码管自动显示0-99,数字可清零。电路主要由NE555,4518,4511实现。上电后,电路自动计数.由0增至99,不断循环计数.24、数字频率计的设计与实现
电路通过时基电路NE555，十进制计数/译码器CD4017，六与非门CD4011，十进制计数/译码/锁存/驱动器CD40110以及两个共阴数码管实现被测信号频率测试。
25、基于数字电路自动温控报警电路的设计与实现
现实生活中，常常需要进行温度控制。当温度超出某一规定的上限值时，需要立即切断电源并报警。待恢复正常后设备继续运行。设计一款温度控制电路，电路采用LM324作比较器，NE555作振荡器，十进制计数/译码器CD4017以及锁存/译码/驱动电路CD4511作译码显示达到上述要求。
26、基于数字电路两位自动计数器的设计与实现
两位自动计数器两位数码管自动显示0-99,数字可清零。电路主要由NE555,4518,4511实现。上电后,电路自动计数.由0增至99,不断循环计数.数字上升速度快慢由NE555振荡频率决定.S1为计数清零按键.NE555构成时钟信号发生器,CD4518为二/十进制加法计数器,CD4511为译码驱动器,调节R17可调节NE555的振荡频率.C1为充放电电容,电容容量愈大,充电时间愈长，则振荡频率愈低。
27、基于数字电路数字显示频率计电路的设计与实现
电路通过时基电路NE555，十进制计数/译码器CD4017，六与非门CD4011，十进制计数/译码/锁存/驱动器CD40110以及两个共阴数码管实现被测信号频率测试。
28、基于CD4017流水灯的设计与实现
CD4017流水灯由555组成的多谐振荡器和CD4017十进进制计数/译码电路组成。
29、基于CD4017六路回闪灯的设计与实现 电路通电后，六个发光管先依次点亮，再全部熄灭，然后反方向依次点亮，完成一个循环，接着进行下一个循环。电路由555组成的多谐振荡器和CD4017十进进制计数/译码电路组成。
30、基于CD4017摩托车闪灯的设计与实现
电路由多谐振荡电路和CD4017构成，实现三组发光管循环显示。
31、基于CD401712路回闪灯的设计与实现
电路由555组成的多谐振荡器和CD4017十进制计数/译码电路构成。
VHDL在数字电路设计中的应用 第6篇
关键词：VHDL 数字电路 MAX+plusⅡ 仿真
0 引言
VHDL是70年代末和80年代初，由美国国防部为超高速集成电路VHSIC(Very Hight Speed Intergrated Circuit)计划提出的硬件描述语言VHDL(VHSIC Hardware Description Language)。1983年7月，由Intermetrics公司和Texas Instruments公司组成开发小组，承担了提出语言版本并开发其软件环境的任务。其目的在于所开发的硬件描述语言具有功能强大、严格、可读性好、通用性好、移植性好等特点，避免重复劳动，省时省力并能降低开发电子新产品的费用。利用计算机辅助设计自上而下的逐层完成相应的描述，并与大规模可编程器件相结合，使设计出的电路系统速度更快、体积更小、重量更轻、功耗更小、稳定性更高，大大提高了产品的竞争能力。VHDL语言已日益成为一种通用的硬件设计交换媒介， MAX+PLUSⅡ计算机辅助工程软件，提供了全面的逻辑设计能力，从编辑、综合、布线到仿真、下载验证一气呵成，十分方便。
1 VHDL语言特点：
传统的设计方法是基于中小规模集成电路器件进行设计（如74系列及其改进系列、CC4000系列、74HC系列等都属于通用型数字集成电路），而且是采用自底向上进行设计：①首先确定可用的元器件；②根据这些器件进行逻辑设计，完成各模块；③将各模块进行连接，最后形成系统；④而后经调试、测量观察整个系统是否达到规定的性能指标。
VHDL与电路图设计电路的方式不同，和电路图设计方式相比，具有以下特点：①易于修改；②设计能力更强；③VHDL语言很方便：独立于器件设计；相同的程序代码可以用于不同厂家生产的器件。④VHDL具有电路仿真与验证功能，仿真结果直观、形象。
2 VHDL程序的基本结构：
VHDL程序的基本结构可分为：①LIBRARY和PACHAGE声明区；②ENTITY定义区；③ARCHITECTURE定义区；④CONFIGURATION定义区。
2.1 LIBRARY和PACKAGE声明区：Library（库）是用于存放预先编译好的Package（程序包）。Package（程序包）中定义了基本的常数，数据类型，元件及子程序等。作用：声明在实体和结构体定义中将用到的数据类型、元件或子程序等。
声明格式：Library 库名；Use 库名. PACKAGE名.All；
2.2 ENTITY定义区：ENTITY（实体）用于定义电路的外观，即I/O端口的类型和数量。
定义格式：Entity 实体名 is。Port(a：inbit；b：in bit；c：out bit)；
End 实体名；其中a、b、c是端口名，in、out是端口模式，bit是数据类型。
2.3 ARCHITECTURE定义区：定义了实体的实现。即电路的具体描述，说明电路执行什么动作或实现功能。
定义格式：Architecture 结构体名 of 实体名 is
[声明语句；(内部信号、变量、常数，元件，子程序声明)]
Begin并行描述语句；End 结构体名；
2.4 CONFIGURATION定义区：当实体有多个结构体时，系统默认实体选用最后一个结构体，利用CONFIGURATION语句可以任意选择采用哪一个结构体。
定义格式：Configuration 配置名 of 实体名 is
for选用的结构体名end for；end configuration 配置名；
3 十进制计数器的VHDL程序设计：
下面以十进制计数器为例简单的介绍一下，用VHDL语言进行电路设计的具体过程。
3.1 功能：此十进制计数器的有一时钟使能输入端ENA，用于锁定计数值。当高电平时计数允许，低电平时禁止计数。
3.2 语言程序设计：library ieee；use ieee.std_logic_1164.all；→library声明区；entity cnt10 isport(clk，clr，ena:in std_logic；—计数、清零、计数使能信号；co:out std_logic；—计数进位；cq:out integer range 0 to 15)；—4位计数结果输出end cnt10；entity定义区architecture behav of cnt10 is signal cqi:integer range 0 to 15；begin process(clk，clr，ena)begin if clk=‘1 then cqi<=0；—计数器异步清零elsif clk'event and clk=‘1 then if ena='1' then if cqi<9 then cqi<=cqi+1；—等于9，则清零else cqi<=0；end if；end if；end if；end process；process(cqi)beginif cqi=9 then co<=‘1；—进位输出else co<=‘0；end if；end process；cq<=cqi；end behav；architecture定义区
3.3 VHDL语言的开发环境：以MAX+plusⅡ作为运行环境，支持原理图、VHDL和Verilog语言文本文件，以及波形与EDIF等格式的文件作为设计输入，并支持这些文件的任意混合设计。MAX+plusⅡ具有门级仿真器，可以进行功能仿真和时序仿真，能够产生精确的仿真结果。在MAX+plusⅡ环境下用VHDL语言设计电路的全过程包括以下几个步骤：①源文件的编辑：点击“新建文件夹”在对话框中选择“Text Editor file ”，按 “OK”按钮，即选中了文本编辑方式。然后将上述程序输入。输入完毕后，选择菜单“File→Save”，出现对话框，然后在“File Name”框中输入文件名，然后按“OK”，文件即被存入。②系统的编译：在编译系统文件F_ADDER.GDF前，需要设置该文件为顶层文件Project。选择菜单“File”→“Project”→“Set Project to Current File”，当前的工程即被设为F_ADDER。选择“MAX+plusⅡ”→“Compiler”菜单，可运行编译器，检验程序是否正确。③系统仿真：选择菜单“File”→“New”，在对话框中选择“Waveform Editor File”，按“OK”后将出现波形编辑器子窗口。选择菜单“Node”→“Enter Nodes from SNF”，在出现的对话框中选择“list”键，然后按“=〉”按钮，在按下“OK”键，选中的信号将出现在波形编辑器中。编辑好输入信号保存，再按下“MAX+plusⅡ”→“simulator”出现仿真结果。
CNT10的仿真波形如图1：
该仿真波形，很直观的将十位计数器的计数过程展现出来，同时也验证了vhdl程序设计的可实现性。④系统下载：程序设计成功后，就可以下载到芯片上进行实验操作了。如果MAX+plusⅡ是安装后第一次调用编程器，则MAX+plusⅡ讲弹出对话框选择型号，以便调用正确的编程器驱动程序。其选择方法是启动“Programmer”，选菜单“Options”→“Hardware Setup”，在“Hardware Type”下拉栏中选“ByteBlaster”，按“OK”即可。用鼠标双击编程器子窗口或者选择“MAX+plusⅡ”→“Programmer”菜单，可调出编程器（Programmer）窗口。在将设计文件编程配置进硬件芯片前，需连接好硬件测试系统。一切连接就绪后，方可按下编程器窗口中的“Configure”按钮，无误后，即可将所涉及的内容下载到芯片中。下载成功后弹出的小窗口中显示“Configuration Complete”。接下去就可以在实验系统上进行实验验证。
4 小结
通过对十进制计数器的VHDL的仿真实现，简单的介绍了用VHDL语言进行数字电路设计的方法、步骤，表明了VHDL在数字电子电路的设计中具有设计方法灵活、硬件描述能力强、仿真结果直观等特点。随着集成电路技术的高速发展，数字系统迅速朝着更高集成度、超小型化、高性能、高可靠性和低功耗的系统级芯片方向发展，从而使电路设计逐步向高层设计转移。作为一种设计技术，VHDL已成为数字电路设计时一种重要的方法，为我们的学习、工作提供了很大的帮助。
参考文献：
[1]曾繁泰，陈美金编著.VHDL程序设计.清华大学出版社.2000.
[2]刘润华，单亦先编著.电子设计自动化.石油大学出版社.2001.9：35-41.
[3]谭会生，张昌凡编著.EDA技术与应用.西安电子科技大学出版社.2001.
[4]王振红编著.VHDL数字电路设计与应用实践教程.机械工业出版社.2003.6.
一种数字功放电路设计应用 第7篇
目前, 在很多个人计算机PC或小家电音响数字功放设计中, 电源部分由市电A C 2 2 0 V经整流、滤波和稳压电路等处理后供给, 电路复杂, 而且体积大而重, 另外复杂功放电路使得印制电路板 (P C B) 面积和成本增大从而占用了大量空间;而且功率高, 长时期使用可能导致过热, 机内需要留足够空间散热。更重要的是其成本昂贵, 给现代个人小家电音响功放设计造成众多不便!
2 技术方案设计
本方案是提供一种低成本, 低功耗, 体积小, 效率高, 设计灵活使用方便的数字功率放大技术。
在功能模块上主要有:供电部分, 信号输入部分、信号处理功率放大部分、输出部分最后由扬声器或喇叭输出的解决方案。
为实现上述目的, 本方案提出用9v或1 2 V直流稳压电源即通用的S W I T C H-MODEPOWERSUPPLY供电。输入端是直接从数码信号源如P C音频输出端、C D唱机、DVD影碟机、DVDAudio或SACD光碟机以及L C D或D T V数码电视等输入的数码音频信号, 而不是经过ADC模数转换或D A C数模转换处理的音乐模拟信号。
所述功率放大电路主要由, 供电电路、信号输入、功放IC处理以及信号输出组成。
输出部分由扬声器或喇叭组成。
本方案所要达到的效果是:通过电路分析信号输入与数字音源的无缝结合、能有效降低信号间传递干扰, 由于采用无负反馈的放大电路、低通滤波器等处理, 可以将输出滤波器的截止频率设计得较高, 从而保证在20Hz-20kHz内得到平坦的幅频特性和很好的相频特性, 使得整个频段内无相对相移, 声场定位准确。
另外, 由于它不需传统音响功放的静态电流消耗, 所有能量几乎都是为音频输出而储备, 加之无模拟放大、无负反馈的牵制, 故具有更好的“动力”特征, 即"动态特性"好。
除此之外, 如附图2所示:L C滤波器的差分实现, 它们为滤波器提供相反极性的脉冲, 其中滤波器包含两个电感器、两个电容器和扬声器。
3 具体实施方式及应用
如附图1所示:本方案的音响功放的信号流向如下所述:
右声道信号 (SP_IN_R) 由R 5, C 2的RC串联电路送入功放IC的RINP脚, 经IC处理一路由BSRP脚输出给由C13, L2, C17组成的L C低通滤波电路, 最后输出给终端SP_OUT_R+;另一路由BSRN脚输出给由C16, L3, C18组成的LC低通滤波电路, 最后输出给终端S P_O U T_R-;右声道地信号由R I N N脚进入。
左声道信号 (SP_IN_L) 由R 6, C 4的RC串联电路送入功放IC的LINP脚, 经IC处理一路由BSLP脚输出给由C6, L6, C10组成的L C低通滤波电路, 最后输出给终端S P_O U T_-;另一路由B S L N脚输出给由C9, L7, C11组成的LC低通滤波电路, 最后输出给终端S P_O U T_L+;右声道地信号由R I N N脚进入。
如附图2。
在输出级和扬声器之间插入一个低通滤波器以将电磁干扰 (EMI) 减至最小, 并且避免以太多的高频能量驱动扬声器。为了保持开关输出级的功耗优点, 要求该滤波器 (见图1) 是无损的 (或接近于无损) 。低通滤波器通常采用电容器和电感器, 只有扬声器是耗能元件。
4 结语
本方案音响功放创新的采用了S W I T C H-M O D EP O W E RS U P P L Y, 使得供电变的简单灵活更实用。更为重要的是成功实现了用一块芯片就实现了将数字信号源与数字处理直接结合起来提供端到端数字音频系统。简化了电路设计, 容易实现, 且PCB面积小巧如附图3所示, 整体音响体积更小巧灵活。在性能上, 成功的实现了极佳的功率效率、较小的热量以及较轻的供电电源, 低功耗产生热量较少, 省电环保。
5 附图说明
图1表示音响功放电路原理图。
图2表示音响功放的低通滤波器电路图。
图3表示音响功放的P C B图。
参考文献
[1]邹天汉.数字功放与音箱设计与制作人民邮电出版社, 2004.
应用VHDL语言设计数字电路 第8篇
1. VHDL的特点
1.1 功能强大。
与其它的硬件描述语言相比，VHDL具有更强的描述能力和语言结构，可以用简洁的源代码描述复杂的逻辑控制。它具有多层次的设计描述功能，层层细化，最后直接生成电路级描述。
1.2 系统硬件描述能力强。
VHDL具有丰富的数据类型、丰富的仿真语句和库函数，它在任何大系统的设计早期就能查验设计系统功能的可行性，随时可对设计进行仿真模拟。
1.3 设计与工艺无关。
用VHDL进行硬件电路设计时，我们并不需要首先考虑选择完成设计的器件。VHDL的硬件描述与具体的工艺和硬件结构无关，因此VHDL设计程序的硬件实现目标器件有广阔的选择范围。
1.4 设计方法灵活，易于修改。
VHDL语言标准、规范，大多数EDA工具都支持VHDL。在硬件设计过程中，用VHDL语言编写的源程序便于管理，VHDL易读、结构模块化、方便修改、交流和保存。
1.5 支持广泛，移植能力强。
VHDL是一个标准语言，在电子设计领域为众多的EDA工具支持，因此移植能力好。
2. VHDL的基本结构
完整的VHDL程序一般由库、实体、结构体三个最基本的部分构成。
2.1 库（Library）。
在库内存放了可被其他VHDL程序调用的数据定义、器件说明、程序包等资源，库的种类很多，在安装元件库的目录下有VHDL87或VHDL93文件夹，里面包括IEEE、Altera、IPM、STD四个库。
2.2 实体（Entity）。
它仅定义设计模块输入/输出信号，不涉及模块内部逻辑功能的实现。
2.3 结构体（Architectrue）。
它描述设计模块的逻辑功能，结构体必须和实体相联系，确定实体定义的输入与输出信号的逻辑关系，一个设计实体可以有多个结构体。
3. VHDL的设计流程
在VHDL的设计过程中，我们采用自顶向下的方法，首先从系统设计入手，在顶层进行功能方框图的划分，其次对各模块进行设计并仿真，再次综合进行门级仿真，如果没有错误即可下载，最后实现电路。用VHDL设计数字系统的流程如下：
输入源程序→编译源程序→仿真→综合→门级仿真→物理设计→时序仿真
4. VHDL的应用实例———24进制计数器
我们可以通过MAX+Plusll平台的编译、仿真，得到仿真波形图(图1)，在仿真无误的情况下，编程下载到器件芯片(图2)。
24进制计数器VHDL程序描述如下：
通过以上实例，我们可以看到，VHDL语言具有良好的电路行为描述能力和系统描述能力，利用VHDL语言设计数字电路更为灵活方便，设计周期也大大减小。目前，国际上用VHDL进行系统逻辑设计成为流行方式，学会VHDL及其设计方法也是新的潮流。VHDL将成为数字系统设计领域中所有技术人员必须掌握的一种语言。
摘要：本文简要讲述了VHDL语言的特点、基本结构和设计流程, 通过实例“24进制计数器”介绍了在MAX+plusⅡ环境下运用VHDL语言设计实际电路的具体方法和步骤。
关键词：VHDL,数字电路,设计流程
参考文献
[1]程云长.可编程逻辑器件与VHDL语言.北京科学出版社, 2002.
流水线型ADC数字校正电路设计 第9篇
1.1 课题来源
医用、商用以及军用的数模混合电子系统中的模数转换器 (ADC, Analog to Digital Converter) 。
1.2 研究的目的和意义
自然界中的原始信号大都为模拟信号, 传统方法是利用模拟电路处理这些连续的信号。随着电子科技的迅猛发展, 在许多领域中, 传统的模拟电路逐渐被速度快、成本低、鲁棒性好的数字电路所取代。近些年来, 随着集成电路 (IC, Integrated Circuit) 工艺的迅猛发展, 全球高新科技领域的数字化程度正在不断加深。作为连接数字域和模拟域两大桥梁之一的模数转 (ADC, Analog to Digital Converter) 已经成为了许多电路系统的重要组成部分, 广泛地应用于各种医用、商用以及军用的数模混合电子系统中。
随着对ADC需求与日剧增的同时, 人们对其性能的要求也在不断地提高。如今在很多电路系统设计中, ADC已经成为制约系统工作频率的瓶颈[1]。因此, 高速度高精度ADC的实现已成为了时下研究的热点。
然而, 在实际的ADC设计中, 由于受到芯片成本、面积、功耗和工艺等诸多方面因素的制约, 高速度和高精度往往是相互对立的。高分辨率的ADC很难做到高转换速率, 而高转换速率的ADC很难做到高分辨率和低功耗。例如:Sigma delta ADC的分辨率能够达到24位, 是目前为止精度最高的ADC, 但是速度只能接近最初流水线型ADC的1.5MS/s的速度;速度最快的ADC无疑是全并行的Flash ADC, 速度可以达到GS/s级, 但是在这种速度下, 分辨率却普遍低于8位;而流水线型ADC在分辨率为15位时转换速度仍可以超过200MS/s[2]。相对于其他类型结构的ADC, 流水线型ADC (Pipelined ADC) 在实现较高精度的同时, 仍可以保持较高的速度和较低的功耗, 可以在速度、精度、功耗和芯片面积之间达到最好的折中[3]。流水线型ADC可以提供优异的动态性能, 能够满足现代数字无线通信系统、高精度成像系统、高速数据采集系统等对A/D转换器高速度、高精度的要求。因此应用范围十分广泛, 已经成为各种模数转换结构中的主流, 自然也是近几年国内外研究的热点。
在现行的工艺水平下, 由于受到热燥声、时钟抖动、开关电荷注入、时钟馈通、比较器失调、运放有限增益以及电容失配等诸多方面因素的影响, 流水线型ADC的转换精度一般被限制在10位左右[4]。因此, 为了满足更高的精度需求, 就必需使用相关的误差校正技术。数字后台校正技术可以突破芯片工艺条件和电路设计水平的限制, 而且流水线型ADC的结构也易于采用数字后台校正技术。使用数字后台校正技术也方便和后端数字信号处理电路在同一芯片集成, 是现在主流的校正技术[5]。
2 国内外在该方向的研究现状及分析
经过三十多年来的行业和学术研究上的发展, ADC的研发与设计已逐渐成熟。自从1999年来, 国外的ADC发展速度异常迅猛。国外诸如MIT、U.C.Berkeley等大学和知名研究机构有大批研究人员从事各种ADC的研发工作, 目标主要集中在新型ADC、系统结构、单元电路和具体技术难点的突破。此外在工业界, ADI、TI、Linear、Maxim、NXP等国际知名公司则主要对已经证实为准确、可靠的A/D转换技术, 从设计、工艺、生产成本等各方面进行改进和完善。重视工程化、实用化研究, 从而让这些技术和产品尽快应用于新一代A/D转换器、通信、DSP系统等军用民用领域。
国内ADC发展由于起步比较晚, 主要是由复旦大学、清华大学、上海交通大学等高校科研机构在研究设计。此外在工艺上国内该领域也与国外的工艺技术存在着很大的差距, 科研水平和技术水平都比较落后。不过近几年来随着市场经济的不断发展, 也为了能够逐步的满足国内市场对于ADC的需求, 无论是工业界还是在实验室中都加大了对ADC的研究研究和投入, 也取得了一定的成就[6]。
2.1 高速度
转换速度作为模数转换器的一个重要指标, 为了能够满足高速的数字信号的处理要求, 必须得到不断提高。目前提高速度的方式一般是采用高速的ADC结构, 如采用全并行 (Flash) 模数转换技术、流水线型转换技术、时间交织模数转换技术。现阶段流水线ADC速度已突破200MS/s, Flash ADC速度突破10GS/s, 时间交织ADC速度甚至达到了40GS/s, 就连以分辨率为主要性能指标的sigma delta型ADC也突破了25MS/s的速度[2]。在未来的发展道路上, 随着工艺技术的日益提高, 更高速度的ADC也不再遥不可及。
2.2 高分辨率
分辨率指的是图像能分辨的程度, 它是对精度的一种体现。现代随着多媒体技术的高速发展, 这就要求数字信号能够具有更大的动态范围, 随之而来的就是需要将模拟信号转化成数字信号的模数转换器有更高的精度, 即需要更多位数的有效分辨率。目前国际上具有较高分辨率的结构有低中速率的sigma delta型ADC、流水线型ADC以及折叠插值型ADC。其中过采样的Sigma-delta型ADC的分辨率达到了24位以上。如TI公司的ADS1258, 其分辨率为24位, 它在音频设备上得到了广泛的应用[7]。
2.3 低电压、低功耗
ADC的设计除了要求有高速度和高分辨率之外, 一项重要的性能指标就是功耗。低电压、低功耗是当今电子产业不可避免的发展要求, 主要原因可以从两个方面进行考虑:第一、能够节约能源;第二、低电压能够通过电池供电来使用产品, 还能够增加电池的使用时间, 方便用户携带。现在低功耗ADC的功率已降到了几十毫瓦, 使得智能手机、便携式音箱设备和医疗设备等成为可能[8]。
2.4 混合信号处理 (Mixed Signal Processing) 方向
在微电子行业领域技术的迅猛发展以及CMOS超大规模集成电路 (Very Large Scale Integration) 技术水平的快速提高, 把数字信号处理器及其他标准数字器件与ADC集成于同一芯片上, 从而构成一个混合信号处理器是集成电路产业未来发展的趋势。这样做可以提高芯片的集成度, 与此同时也降低了芯片在制造和封装过程工序的成本, 除此之外还能节省和减少外围电路, 降低电路的功耗, 提升芯片的运行效率。这对于系统/设备生产商来说将意味着更短的开发周期、更小的封装面积和更加稳定的产品性能[6]。
2.5 向CMOS工艺发展
电路的设计是以工艺为基础建立的, 同时电路结构的发展又促使工艺的提高, 从而满足设计的需要, 两者相互促进, 相互依存。近年来由于集成电路制造工艺的不断演进, 模拟电路也被不断地移植到深亚微米甚至纳米尺度的CMOS工艺上去, 芯片封装面积也越来越小。这样一来既可以提高产品的集成度, 同时也降低了封装成本。因而尝试将混合信号功能从昂贵、复杂的专业型工艺向主流的CMOS型工艺转化是ADC研发的另一个趋势[9]。
3 主要研究内容及研究方案
3.1 主要研究内容
首先, 从研究数模转换器的电路结构出发, 针对运算放大器的非理想性因素以及电容失配对误差因素的影响, 分析总结流水线型ADC传统实现的设计约束。在此之上研究并提出新的流水线型ADC的数字校正方, 在数字信号处理中对误差进行校正案, 提高ADC系统的性能, 降低对模拟电路的性能要求, 把电路复杂度从模拟领域转移到数字领域, 从而有效地降低系统功耗。然后完成数字校正系统方案的建模, 并进行行为级验证。
根据提出的数字校正方案进行电路结构的设计, 并用硬件描述语言Verilog HDL代码实现, 对生成的Verilog代码进行功能仿真、时序分析等;待功能仿真正确无误之后, 利用综合软件 (Design Compile) 结合工艺库文件进行综合。
3.2 研究方案
3.2.1 首先了解ADC的基本工作原理
ADC是模拟系统通向数字系统的接口, 其工作是对输入的模拟信号进行采样, 把这些采样值通过量化和编码, 最后得到所需要的数字量。因为数字量的取值是离散的, 而模拟量的取值是连续的, 所以这种表示只能是近似的表示。其工作框图如下图2所示。
抗混叠滤波器防止谐波或者高频信号折叠到基带上, 得到理想的频率设计范围。采样/保持电路在时钟电路控制下, 将连续的输入信号变为固定时钟间隔的离散信号。量化电路将经过采样/保持电路生成的离散信号进行幅值量化, 从而转换成数字码。编码电路将量化后的数字码转化成二进制码, 方便后续的数字电路进行处理。
3.2.2 流水线型ADC的基本工作原理
流水线型ADC由前端采样保持电路 (SHA, Sample-HoldAmplifier) 、各级子流水线ADC、延时单元 (Delay Elements) 以及数字处理单元 (Digital Correction) 构成。以下为其工作框图[10], 如下图3所示。
采样保持电路对输入的模拟信号进行处理, 将处理后信号传输到子级流水线型ADC中。各级子流水线ADC的结构基本相同, 除最后一级之外, 其余的每一级子流水线ADC的输出分为两个部分:一部分输出到延迟对准寄存器中;另一部分作为下一子流水线ADC电路的输入。最后一级电路由于没有下一级子流水线ADC电路, 直接将结果输出到延迟对准寄存器中。最后, 将延迟对准寄存器中的数字码错位相加, 得到最终的数字输出码。
每一子流水线ADC均包括采样保持电路模块 (S/H) 、高速低精度的子级模数转换器 (Sub ADC) 和子级数模转换器 (Sub DAC) 、减法器模块以及残差增益模块。其中的采样保持模块、Sub DAC、减法器模块和残差增益模块构成乘法型数模转换器 (MDAC, Multiplying Digital-to-Analog Convertor) 。子流水线ADC的电路结构如下图4所示。
采样保持电路对输入的模拟信号Vin进行采样, 同时Sub ADC将输入Vin转化为K位数据输出。然后Sub DAC将K位数字信号还原成模拟信号, 再与被采样的输入信号相减得到残差信号。将残差信号通过残差增益模块精确放大倍之后输出到下一级子流水线ADC, 作为下一级子流水线ADC的输入信号, 这样做的好处是使下一级子模块可以使用相同的参考电平。该过程一直重复到最后一级。因为最后一级后面不再跟有子流水线ADC, 所以就不必具有减法和放大残差功能, 通常最后一级采用Flash结构。
由上可知, 为了能够提高流水线ADC的工作速率, 相邻的子级电路在一个完整的周期内需要交替工作在采样或放大状态。也就是说, 奇数级工作在采样状态时偶数级就工作在放大状态, 反之, 奇数级工作在放大状态时偶数级就工作在采样状态。
3.2.3 数字电路校正方案
(1) 码域均衡 (Code Domain Equalization) 。数字电路可以对流水线ADC的主要误差包括非线性误差进行建模, 并可以通过自适应均衡的技术得以校准。这种技术通常需要输入ADC—个已知的测试信号来实现。最常用的一种办法就是引入一个的低速高精度ADC (Slow-but-Accurate ADC) , 也叫做参考ADC (Reference ADC) 来估计并纠正主ADC (Main ADC) 的非理想因素造成的误差。
主ADC是一个高速低精度的ADC (Fast-but-Inaccurate ADC) , 将主ADC与参考ADC并行连接, 参考ADC的工作频率是主ADC的1/M。参考ADC每M个时钟周期对输入信号进行一次采样。将主ADC与参考ADC二者进行并行的连接。连接后, 参考数模转换器的工作频率是主数模转换器的1/M。前者每M个时钟周期对输入信号进行一次采样。通过输入信号的采样, 将主ADC的输出连接到自适应FIR滤波器上, 这个滤波器的系数由参考ADC输出端的滤波器经过最小均方 (Least Mean Square) 算法计算而得到, 从而得到一个较为精确地数字输出。需要注意的是, 这种方法虽然可以校正一些线性误差, 如电容失配误差、输入失调误差、运放有限增益误差等, 但不能校准运放增益变化导致的非线性误差[11]。
(2) 分裂法 (Split ADC technique) 。相比利用参考ADC校准的技术, Split ADC校准技术能在几乎不增加模拟设计难度的条件下, 提供全数字式的后台校准, 这种方法的原理是通过将单个的ADC分成两个ADC, 分裂后的每个ADC只有原先的ADC一半的面积和热噪底。而分裂后的两个ADC除了残差传输曲线外完全一样。两个分裂后的ADC的通道在相同的时钟下输入相同的模拟信号, 而不是采用时间交织 (Time Interleaved) 技术。经过上述校准技术:Split ADC的面积和功耗相对于一个单个的ADC是不变的。在理论情况下, 两个分裂后的ADC会输出相同的结果。但实际上, 由于存在ADC本身的误差, 两个ADC的输出信号是仍然存在一定的差异的。因此, 两个输出信号的差值, 即误差信号, 可以采用均衡的算法进行校准, 通过算法对两个输入信号的差值校准, 可以减小信号之间的误差。由于信号和两个ADC的误差有着较高的相关性, 分裂法能够保证高速的数字校准。
实际情况下, 精密的设计也存在着器件参数值失配的误差。由于这些误差的存在, 两个ADC的残差放大曲线是不完全相同的, 因此分裂法降低了算法收敛到错误状态的可能性, 使得校准技术的鲁棒性 (Robust) 更强[12]。
(3) 伪随机噪声 (PN, Pseudorandom Noise) 校正算法。伪随机噪声是一个伪随机信号, 和除自身外的任何信号的长期相关都趋近于0, 方差为1。随机噪声序列也是一个伪随机序列, 由-1和+1的序列组成, 均值为0, 方差为1。
在流水线ADC信号处理通路中注入适当幅值的随机扰动, 经由随机扰动使得随机测试信号得到与输入信号相同过程的处理, 在这类处理中可以携带与输入信号处理过程中同样的误差因子。这种校正方法是将随机码携带的误差在数字域中检测出来, 并且在数字域中对原信号进行校正。除此之外, 也可以用伪随机码校正方法与低速高精度ADC相结合的方法对子模数转换器的输入参考电压进行调制, 通过调制来消除电容失配误差。由于伪随机码在大量统计点平均的情况下其均值才趋于零, 所以这种校正方法往往需要较多的采样点来达到收敛的效果。一般来说, 校正精度为N位的流水线ADC至少需要个采样点[5]。
(4) 跳补法 (Skip&Fill) 。跳补法校准技术的原理是:在输入模拟采样信号的转换过程中, 周期性的或非周期性的跳过 (skip) 一个转换时隙, 而跳过的这个釆样值的数字输出可以用数字处理的方式来填补 (fill) , 比如非线性插值 (Nonlinear interpolation) 的方式。因此, 这个被跳过的转换周期可以用来做数字校准。
在大多数的实际应用中, 后台的数字校准技术需要至少一个采样时钟周期来完成校准功能。如果模数转换器 (ADC) 每次采样一次模拟输入就校准一次, 可以追踪到跟ADC的温度变化以及器件老化等外界因素相关的参数, 这样一来也会大大的降低了ADC的转换速率, 从而增加了模数转换器大量的消耗功率。
跳补法技术能够提供给校准电路空余的采样时隙来进行数字校准, 使校准工作模式从前台转到后台, 这种技术不需要大规模的改动模拟电路, 对于电路的整体功耗和性能没有大的影响, 同时跳补法技术也降低了校准给ADC模数转换器转换速度带来的不良影响[13]。
4 进度安排及预期达到的目标
数字信号的采集与还原电路设计 第10篇
关键词：数模转换,晶体振荡器,加法器,译码器,运算放大器
0 引言
随着现代科技的发展，数字电子技术的应用一直向着广度和深度扩展。时至今日，“数字化”的浪潮几乎席卷了电子技术应用的一切领域。如何才能让学生更好地掌握与运用数字电子技术知识，已经成为数字电子技术教学的一大重点内容。让学生参加数字电子技术课程综合实训是最快捷的一种熟悉数字电子技术应用方法的途径。
众所周知，数字电路的基本内容包括：触发器、门电路、组合逻辑电路、时刻逻辑电路和存储器。通过多年的教学，设计了很实用的综合数字实训项目“数字信号的采集与还原”。
1 数字信号的采集与还原的原理
数字信号的采集与还原综合实训的主要逻辑芯片是ADC0809与DAC0832。ADC0809为8位逐次逼近型A/D转换器，其工作条件为500KHz时钟信号、启动信号、地址选择信号。工作过程为：首先由振荡电路与分频电路产生500KHz时钟信号，送至ADC0809的CLK端口;由三位拨码开关产生地址信号送至ADC0809的ADDA、ADDB、ADDC端口;再由译码芯片驱动数码管显示转换结果。
DAC0832是用CMOS工艺集成的8通道单片ADC。它由8路模拟信号选择器(又称8路模拟开关)及其地址锁存与译码器、8位逐次逼近型ADC和三态输出锁存缓冲器三大部分组成。工作过程为：设计DAC0832工作于单缓冲模式下，8位输入信号接ADC0809的输出端，输出端后接二级放大电路还原待测信号。
1.1 时钟信号
在数字电路中可采用晶体对称式多谐振荡器产生方波信号。在这个电路中需要用到非门进行信号的转变，可进一步加深对与非门、非门的理解与掌握。为了再使用到加法器的内容，设计晶体振荡器产生4MHz信号，再由加法器分频得到500KHz。
1.2 启动信号
ADC0809需启动后才可开始工作，在启动过程中有多个时序需要控制。启动信号的产生过程又对时序的分析进行了训练。
1.3 地址选择信号
地址选择信号可由拨码开关来进行选择。ADC0809共有8路输入通道，需使用三拨码开关来进行选择。可训练编码的过程与位数确定过程。
1.4 显示电路
显示电路由数码管驱动芯片与数码管组成。由于ADC0809的输出范围为了00-FF，需采用二位数码管来显示。数码管显示需驱动芯片来编码，用到了电子技术中的译码器内容。
1.5 信号转换电路
ADC0809与DAC0832本身的工作过程可给出模数转换与数模转换的原理，其中包括采样、量化、寄存器等多项内容。
2 数字信号的采集与还原的实现
2.1 数字信号的采集与还原的组成
数字信号的采集与还原由时钟信号电路、数模转换电路、数码管显示电路以及模数转换电路组成。
(1)时钟信号电路由晶体振荡电路与分频器构成。晶体振荡电路产生4MHz方波信号，再通过分频器进行8分频得到500KHz时钟信号。
(2)数模转换电路由最常用的ADC0809作为转换芯片。ADC0809为8位逐次逼近型A/D转换器，转换时间为100。
(3)数码管显示电路由数码管驱动芯片与数码管组成。由于ADC0809是高电平输出有效，且输出范围为00—FF，故数码管驱动芯片需采用高电平输入芯片且可驱动范围为00—FF。
(4)模数转换电路由最常用的DAC0832作为转换芯片。DAC0832是用COMS工艺集成的8通道单片ADC，转换时间为1。
2.2 时钟信号电路
时钟信号电路由晶体振荡电路与分频器构成。晶体振荡电路中的与非门为74LS00，晶振频率为4MHz。晶体振荡电路产生4MHz方波信号，再通过分频器进行8分频得到500KHz时钟信号。图一给出了时钟信号产生的电路图。
2.3 数模转换电路
数模转换电路由最常用的ADC0809作为转换芯片。ADC0809工作时需要外部环境有：500KHz时钟信号、启动信号与通道选择信号。图二给出了ADC0809的工作电路图。由于电路启动瞬间电路有一脉动电压存在，ADC0809的第一次启动信号由此而来，如未启动按下按键即可。从第二次开始的启动脉冲信号可用EOC引脚的转换结束信号。
2.4 数码管显示电路
由于ADC0809是高电平输出有效，且输出范围为00—FF，故数码管驱动芯片需采用高电平输入芯片且可驱动范围为00—FF。图三采用了74LS247为驱动芯片、数码管为共阳数码管。ADC0809的输出最大值为FF，故采用了二位数码管来显示。只需将此图再画一次即可。从节约工作量的角度出发，数码的限流电阻放在了公共端。
2.5 模数转换电路
模数转换电路由最常用的DAC0832作为转换芯片。DAC0832是用COMS工艺集成的8通道单片ADC，转换时间为1。图四给出了DCC0832的工作电路图。为能很好地观察各种缓冲模式的作用，可将与短接、与短接后分别用导线控制。为保证还原的信号与待测信号相等，DAC0832的参考电压取5V。DAC0832接一级放大电路还原出的信号极性相反，可再接一级电压跟随性。设计中的运算放大器采用了LM324。
3 结束语
数字电子技术是理工科中一门重要的技术基础课，具有很强的应用性、实践性。如何设计数字电路验证性与综合性实验，对于巩固和提高学生数字电路知识水平具有极其重要的意义。本校的多次实践表明，通过这些经综合实训的制作，使学生达到了灵活掌握数字电路知识的目的。
参考文献
[1]邱关源.电路[M].北京:高等教育出版社,2006.
[2]谢自美.电子线路设计·实验·测试[M].武汉:华中科技大学出版社,2006.
[3]王港元.电工电子实践指导[M].南昌:江西科学技术出版社,2009.
“数字与信息”教学设计 第11篇
苏教版小学数学五年级下册第32~35页上的内容。
二、设计理念
《数学课程标准》对数学教学活动提出的基本理念是“数学教学活动应激发学生的学习兴趣,向学生提供充分从事数学活动的机会,帮助他们在自主探究和合作交流的过程中获得广泛的数学活动经验”。基于以上理念,我合理利用学生丰富的生活经验,将其作为教学资源,激发学生的学习积极性,并制订出下面的教学目标。
三、教材分析
《数字与信息》是苏教版五年级下册内容,主要是向学生渗透一些重要的数学思想方法,通过日常生活中的一些事例,使学生初步体会数字编码方法在解决实际问题中的应用,并通过观察、比较、猜测来探索数字信息的简单方法,让学生学会运用数字进行编码,初步培养学生的抽象、概括能力。本节课就是在学生的生活经验和已有知识的基础上,进一步体会数字编码在日常生活中的应用,并通过实践活动进行简单的数字编码,培养学生的数学思维能力。
四、素质教育教学目标
1.知识目标:了解身份证号码的编写规律,体会数字编码编写的特点,学会编码。
2.能力目标:培养学生收集信息的能力、观察比较的能力以及解决问题的能力。
3.情感目标:使学生体会到数学与现实生活的紧密联系,激发学生对数学的学习兴趣和应用数学的意识。
4.创新素质目标:培养学生的创新意识和创新的思维品质。
五、教学重点
探索身份证号码的编写规律,渗透数字编码的思想,体会号码编写的合理性和科学性。
六、教学难点
学会科学、简单地编码。
七、教学准备
课件、身份证复印件、卡纸等。
八、教学过程
(一)提问激趣,引出课题,了解常用的电话号码
1.课件出示一组组有关号码的视频,引出课题。
2.下面各是什么电话号码?在小组里说一说。
110……报警
112……故障申告
114……本地电话号码查询
117……报时
119……火警
120……救护
121……天气预报
122……交通事故报警
12315……消费者投诉热线
3.你们还知道数字编码有什么含义?有什么好处?
4.你会用数字为同学编号码吗?
在生活中,我们常常见到一些用数字编成的号码,这些号码都表达一定的信息。
5.你知道有些编号的开头为什么是0吗?(如:购买彩票时要选号,拨打手机号……)
【设计意图:说说这些特定电话号码所表达的信息,让学生了解在编排编码时,尽量要简洁明了,同时也对学生进行公民道德教育。】
(二)合作交流,探求规律
1.分析邮政编码“223002”中所蕴含的信息,引导学生了解邮政编码的结构和每一部分数字所代表的信息。
2.交流家庭居住地的邮政编码(223001),以及为什么寄邮件时要填写邮政编码。
【设计意图:采用小组合作交流→小组汇报→其他同学补充意见→教师补充和总结→质疑的教学流程,为学生提供了充分的互动交流机会,体现了学生是学习的主人,让他们在互动中提高自己的探索能力、创新能力以及表达能力。】
(三)分析身份证号码的编排,寻求发现规律
1.出示我本人身份证号码32080219710420
2022(18位数)。
2.讨论:
(1)你能从身份证号码中看出我的出生日期和性别吗?(说明:7至14位表示出生日期;倒数第二位识别性别的,单数男双数女)
(2)小组里交流自己家庭成员的出生日期和身份证号码。
(3)不同的身份证号码里有相同的部分吗?你知道这一部分所包含的信息吗?你还有什么发现?
【设计意图:一开始设计的几个问题可以让学生对身份证有了初步的认识,接着出示老师身份证号码,学生感到很意外,从而调动起学生的积极性,紧跟着设计问题情境——“你们想知道老师是怎样根据这些数字说出那么多的信息吗?”,可以激发学生探索的热情和欲望。】
(4)你知道身份证上的数字编码有哪些用处吗?
【设计意图:通过不同形式、不同层次的练习,让学生进一步体会身份证号码蕴含的信息与编写方法,初步学会编码,为下面的实践活动打下基础。】
(四)认识生活中的编码
1.通过图片,认识编码。
师:在日常生活中,用数字或字母组成的编码无处不在。你们想去看看吗?(想)
出示图片。(我先带领一些学生去社会调查,再拍成照片。照片中出现一些情景。情景1:在马路上看到有很多车牌号码;情景2:学生来到百货商店,抄录商品条形码……)学生边看边议论。
师:谁来说说?
生:有车牌号码、商品条形码……
师板书:车牌号码
商品条形码……
师总结:像身份证号码、车牌号码等等都是生活中的编码。它们都是由一个个数字或字母传达着一个个信息。师板书:由一个个数字或字母传达着一个个信息。
【设计意图:利用图片让学生认识生活中的数字编码,让学生真切感受到生活中处处有数学,数学就在我们的身边,从而激发了学生爱数学的情感。】
2.交流信息。
师:课前,同学们收集了很多与编码有关的知识,谁来说说?
生1:我知道汽车牌照的编号是苏H03309
生2:车牌号码的字母H表示淮安。
……
师:同学们课外知识真丰富!
【设计意图:课前让学生收集资料,有利于培养学生自主学习和整理信息的能力。在课堂上让学生交流,又有利于集思广益,开阔视野。】
(五)运用编码,设计学号
1.创设活动情景。
你们知道自己在班级的学号吗?
师:是的,那你们能不能运用今天所学的知识为全校每一个的学生设计一个学号呢?
师:要设计学号应该反映什么信息呢?请同学们带着这个问题看看课本第35页的做一做 2。
师:谁来说说?
……
师:现在请每个小组设计一个学号,把你们的成果写在卡纸上,再贴在黑板上。看哪个组设计得又好又快。
2.小组合作设计,老师巡视指导。
3.每个小组先后把成果贴在黑板上。
4.小组汇报。
师:同学们设计的学号很有特色,哪个小组愿意给大家介绍你们的作品呢?
小组1汇报后,其他的学生对这个方案作出评价。
小组2……
【设计意图:通过设计学号,提高了学生运用数学解决生活中的问题的能力,感受到数学可以为生活服务。然后让学生在黑板上展示成果,有利于学生在对比中取长补短,让课堂交流更加的充分。小组汇报完毕,把评价的权利交给学生,为学生质疑和交流提供了平台,通过学生之间的互相评价实现知识的生成。】
5.介绍我校现行的学号。
【设计意图:课件显示我班学生的学籍表,起到一个示范作用,可以让学生进一步体会数字编码应该是科学、简洁、有效的。】
(六)创意编码
1.师:数字编码在我们的生活中有广泛的应用。你们想不想为自己身边感兴趣的事物编码呢?(想)
师:那每个同学设计一个,完成后可以走出座位与你的朋友交流。
2.学生们在独立设计编码。
3.互相交流。
4.汇报。
师:刚才同学们设计的方案很有个性,谁愿意上来展示你的作品呢?
(让一两个学生在投影仪上展示汇报。)
师:今晚,同学们也可以把你出色的设计方案拿给你们的父母看看。
【设计意图:让学生为身边感兴趣的事物进行编码,再次让学生感受应用数学解决实际问题的过程,由于设计方案是多样化的,可以更好地培养学生的创新能力,在交流中可以分享到很多有创意的想法,开阔眼界,弥补个人的不足。采用走出座位交流的方式,更有利于让学生在宽松、民主、愉快的课堂中学习。】
(七)谈收获
【设计意图:让学生谈收获,是引导学生整理、建构新知、知识内化的过程。】
(八)全课小结
师:今天,同学们有那个多的收获,老师也替你们感到高兴。其实数学就在我们身边,只要大家用心去观察,一定会有更多的发现。
【设计意图:鼓励学生,有利于兴趣的延续。】
板书设计: 数字与信息
数字——编码——信息
多功能数字钟电路设计 第12篇
关键词：数字钟,设计,多功能
电路以时间为基准, 按照罗马计数法, 对数码显示管的显示屏进行显示, 确定时间、分钟和秒钟, 通过二十四小时、六十分、六十秒周期校正, 确定时、分、秒显示的情况, 确定有效时间范围, 提高设计校正功能的精准性。按照工作原理, 分析认识电路, 确定电路有效操控方法, 从多功能数字时钟电路中找寻更加适合的设计方案, 提高设计功能效果, 改善数字钟运行电路的基本工作原理, 加强数字钟电路的整体工作效率, 确保数字种多功能电路的有效实用价值。
一、框架原理
数字电路按照数字形式, 完成数字时钟内的时针、分针和秒针的时间很准, 通过二十四时完成一个整体翻的记录, 对相关的电路进行计量, 选用六十一翻的记录, 对分和秒进行对视, 确定整点校正的时、分、秒。通过整体报时功能完善数字电路的功能性效果, 提高数字钟的可读性。
二、设计方案
1. 震荡器。振荡器是电路数字钟的基本元器件, 通过稳定数字钟的基本频率, 确定整体精度, 保证有效震荡器的震荡准确度。555 集成设备, 通过信号标准, 确定设计的信号源。按照石英晶体为原材料, 设计震荡电路。石英可以有效的保证时间准确, 具有较为稳定的测定级别。通过加强时间脉冲信号的推进, 确保电路基本频率, 完善时分水平, 保证时分脉冲标准, 提高频率设定效果, 完成在单位频率下的电流电路取值。采用时钟逻辑电路与RC组成时钟震荡电路, 通过多谐震荡器进行时间常数的数据周期作用, 这与时间RC有关, 与门电路的基本阈值电压有关系。根据温度变化, 对频率整体进行控制, 确保频率稳定调节的适合性, 提高阀门值温度下的影响水平, 三种方法电路因具体特点有不同的使用性, 频率谐振电路的稳定性作用较差, 当遇到脉冲发生的时候, 就会出现不稳定的现象。石英电路的整体稳定性作用较好, 但是如果选用的频率高, 就需要采用分级、分频的方式完善多级电路, 将稳定的信号进行分级输出, 确定信号的稳定性作用。采用555 设备, 完善RC电路, 确保电路稳定, 提高RC通过率, 加强脉冲稳定, 确保信号电路传输的有效性。
2. 分频器。采用时分、频分的方式进行区别控制, 通过频率的区分, 确定可完成传输的信号值, 确保电路脉冲信号控制水平, 保证电路的供给。例如, 脉冲校正的电路频率一般为10HZ左右, 校正的时候需要通过计数器进行数字分频, 通过计数器确定元器件的基本功能作用。为了充分保证计数器的有效利用作用, 可以采用2、5、10 的计数标准, 对555 计数器进行频率测算。每次输出的基本频率为10Hz, 经过三次的频率确定后, 就可以输出脉冲信号。主要的脉冲信号是三频次信号。
3. 计数器。计数按照秒、分、时进行区分, 确定设计标准, 按照60 进制的分、秒标准, 24 进制的时间标准, 确定设计电路信号。按照这样方法, 确定输出的有效脉冲频率, 对相关的计量进行进位, 确定进位信号标准, 根据接受的进位标准, 保证信号的可用性, 有效性, 加强进制准确度, 方便计量。通过计数确定, 采用进位归零的方式, 完成计数的计量标准。其中74L89是以满10 向后进行计数进位的, 给十位一个进位信号, 满101向后进位。时分位在进位过程中, 需要满足基本的接受水平, 确定有效可进位信号的进位级别。当十位满24 正时的时候, 就可以对计数器进行计数清零, 确定计数的基本规律标准, 提高计数标准的准确程度。
( 1) 校正设计。校正设计师通过输出的信号, 在编码、译码过程中, 对信号传输请款进行分析, 确定可现实的数码管信息的规律性, 保证数码管现实的内容的可辨识性, 提高可读作用。采用时分脉冲信号10Hz脉冲电路信号进行校正, 确定有效的适中校正速度, 确保校正的准确性。需要注意的是, 组合电路需要采用非逻辑门电路进行, 开关闭合、打开过程中, 容易产生振动, 造成校正误差。针对这样的误差变动问题, 需要采用屏蔽的方式, 在计数器上增加电容设备, 确保电路的有效稳定作用, 逐步提高触发器电路的稳定性, 保证电路的有效性校正。
( 2) 报时电路。通过正负三极管, 对电路进行分析控制。按照正负有效时间确定, 可以报时的整点值。按照60 进制确定分、秒的进制比例, 通过蜂音, 确定电路的有效报时音。按照差一秒的时间点, 对电路设计的蜂音进行开启, 确保电路可以实现报时的功能。
三、器件的选取
基本元器件是555 振荡器, 是有电阻、电容组合完成的基本电路, 具有良好的震荡延时的作用。通过非门电路进行组合分析, 确定组合完整性作用。通过输出电路、输入电路, 确定有效触发器位置, 采用有效地逻辑门电路进行高低互补组合, 确定有效输出的额定供电电压、有效供电电流, 加强自动化负载效果。实现对器件电路的有效精准计时, 保证温度的恒定, 确保基本价格合理性, 实现综合负载的最高效率, 实现温度、计数、价格都复合基本市场的需求。开展可视的有效开放市场, 提高器件的优选优用作用。
1. 555 引脚介绍。震荡器的选取需要采用充放电设置, 确保电路的可控标准, 加强接触引脚的管理, 确保引脚接地保护, 提高引脚控制端重置效果。通过接地引脚, 确定有效共同接地标准, 保证电路与地相互连接, 通过触发引脚, 确定有效周期启动的时间, 触发信号的引上电压不可大于1VCC, 输出的周期信号电压需要超于2 伏特的高压点位, 控制需要的低点位标准, 即使调整电位的有效输出情况, 确保电流的可控制作用。在基本逻辑电路中, 改善定时器的低压回路标准, 确保输出点位水平。主要的引脚由外部的电压、闸门进行限制, 通过计时器稳定确定有效运行方式, 通过输出电路调整输入的频率。采用低电平对输出电压进行锁定, 确定有效引脚的基本启动动作标准。放电引脚主要是对输出的引脚电流进行接地放电, 通过低阻抗作用, 实现电压的有效调节。555 计数器的有效正负电压电流端, 其主要的电压供电范围为4V—16V, 其输出的有效电流为220m A。555 计时器的有效应用范围广, 一般主要用于稳定谐振电路的震荡器, 无稳定谐振电路的振荡器。
2. 计数器。计数器依照二进制、五进制和十进制的方式, 通过下延触发器确定有效的进制输出端, 通过清零端确定组合技术器位置。选用有效的控制信号, 对脉冲情况进行控制调节, 改善脉冲信号标准。通过有效地数字钟计数, 很大程度上方便了计数准确性计量效果, 方便电路辅助作用, 改善电路的有效基本计数标准。
3. 译码器引脚功能。译码器是一种集成的芯片, 采用七段数码显现管, 通过译码确定有效地驱动电路, 主要的引脚电路功能图如下。按照译码器的信号, 确定码元情况, 控制实际信号显示效果, 将有效的数字信号显示在实际的电路屏幕上。
四、计数器电路的仿真
计算机的应用, 软件和硬件的开发, 提高计算机电路系统的设计标准, 按照模拟电路平台进行应用调节, 逐步完善平台标准, 确保设计准确, 提高设计灵活多变效果。通过统一的设计标准, 确定有效设计流程, 降低设计的风险成本, 直观的实现电路的有效仿真作用。通过计数器仿真电路设计, 完成实验室无法完成的元器件模拟运行, 将相关数据显示在电路显示屏上, 记录相关数据信息, 确定有效元器件的设计电路灵活性。采用数量控制的方式, 完善虚拟仿真仪器仪表的准确性, 实现对设计电路仿真的准确试验结果表示, 加强试验仿真的准确性, 保证电路设计的合理性。
1. 555 振荡器的仿真。采用555 振荡器进行输出信号端的仿真, 通过的时间带宽为100us, 有效的输出波形占用20 个方格, 通过公示就可以得出有效的周期为2000Hz。按照波形进行记录, 确定震荡器有效输出记录, 逐步完善电压标准, 改善波形稳定, 方便分析。确定有效冲放电的三极管和电阻值, 确定波形下降水平, 实现电路输出信号变化的有效检测和分析。分频器中需要对不同频率的波形进行仿真, 通过波形的不同高低电平, 确定冲放电的有效波形。如果引脚从低电平置位看, 输出电平则为高电平, 如果引脚为驱动负载, 电平就会慢慢降低。当引脚、负载的基本电平相等的时候, 此时的电压差为零, 电平保持基本平衡。控制引脚配置, 按照标准配合确定有效电平, 即使调整低电平的有效负载作用, 完善每一个引脚配置, 确保电平置换合理性, 加强波形效果的实用管理, 实现多余负载电压中和效果。
2. 时间仿真。输出信号通过数码管将信号进行分析, 确定高低电平的有效计量标准, 记录显示的数据, 对比有效输入、输出信号, 分析可行性方案, 即使进行信号电路验证。计时过程前, 需要对电路进行计量数量清零, 仿真记录完毕后, 也需要对计时器进行归零, 确保数字时钟可以以基本计数量作为标准开始时间显示量, 保证仿真显示量的准确程度。
3. 报时校正功能。在仿真电路设计中, 需要对电路进行按钮功能设计, 通过按钮校正电路设计, 四线点触确保记录的准确程度。如果时间加承, 采用有效校正, 可以保证基数归零效果。通过按住不放, 校正的数值会以每秒10 倍的数度增加或减少, 从而提高有效核对速度。整点仿真报时技术需要在电路校正归零后进行, 通过时分秒的调节, 确定分显示在59, 秒显示在59 的时候, 进行整点报时, 此时需要等待蜂音的计数量是秒58 的时候发出, 通过整点报时, 确定发出声音时间的准确性。报时经过两秒后停止, 准确的在两秒内完成时间整点报时, 实现报时功能的仿真技术。
综上所述, 通过数字化多功能计数电路的设计研究, 从基本电路原理结构、电路设计内部元器件、电路仿真形成方式、电路设计相关注意事项等多个问题上进行分析, 确定在不同计数器设计中需要选择的不同类别方案, 通过对不同细则进行选择配置, 按照仿真电路进行模拟应用, 实现电路的准确性, 提高设计者对设计电路的充分思维启发。从设计角度提高设计电路的实用性, 加强利用仿真技术提高计数器电路设计的实际应用效果, 降低设计失误和设计误差, 提高利用计数器、振荡器、仿真电路系统完成各类电路的设计, 提高各类元器件、数码管的应用范围, 在实际生活中解决更多可预见的问题。
参考文献
[1]周志华, 李营, 王海燕.辽宁中南部地下流体水化学类型与特征[J].吉林大学学报 (地球科学版) .2015 (S1) .
[2]万波, 赵晓辉, 侯建军.1765年沈阳5 1/2级地震发震构造判定[J].北京大学学报 (自然科学版) 网络版 (预印本) .2009 (04) .
[3]曲乐, 柯小雯, 邹博, 臧石磊, 曾冠男, 杨晓东.场地土动剪模量比和阻尼比对工程场地设计地震动参数的影响[J].防灾减灾学报.2015 (02) .