高速通讯模块范文（精选7篇）
高速通讯模块 第1篇
一、高速ECT数据采集系统硬件接口设计的必要性
ECT系统的硬件主要包括传感器阵列、C/V转换电路、采样和控制电路、USB通讯模块以及图像重建计算机5个部分, 每个部分在系统运行过程中都起到了不可替代的作用。比如说C/V转换电路, 系统采用的主要是差分采样法, 这种方法具有不需要过滤器、抗杂散电容等优点, 此外, 这种方法还能够很好的消除电子;而系统中最重要的部分则要属USB通讯模块, 其是硬件设计中的关键技术之一, 但就我国目前USB通讯模块的现状来看, 所提供的串口通信速率较低, 满足不了实时传输数据的需求, 从根本上影响了整个系统的运行效率。因此, 加强ECT系统中高速通讯模块的硬件接口设计已经成了当务之急。
二、ECT系统中高速通讯模块的硬件接口设计特点
随着我国科学技术的不断发展, ECT系统中的相关技术也得到了不断的完善与优化。由于ECT系统所涉及的硬件设施比较复杂, 结构也多种多样。因此, 在对ECT系统中高速通讯模块的硬件接口进行设计的时候, 为了能够从根本上提高数据信号的采集和处理能力, 提高数据之间的通讯速度。在ECT系统中, DSP所采用的是ADSP—2188芯片, USB接口芯片采用的则是CY7C68013芯片, 这不仅提供了高度集成的解决方案, 而且还能够加快通讯模版的开发工作。该系统的主要特点是集成了多种硬件设备, 其中主要包括增强型的8052内核一个、USB收发器一个、USB2.0智能串行接口引擎一个, 以及存储器和通用可编程接口等。该系统本身具有高度集成、对固件实现灵活加载以及量子FIFO数据传输模式。因此, 能够在很大程度上提高数据的传输效率。CY7C68013的功能方框图如图1所示:
通过上图我们可以得知, 本系统在通讯模块中所采用的是SlaveFIFO模式, 这种模式工作于异步方式, 为了能够充分实现让USB接口和DSP直接对FIFO进行共享, 在模块设计的时候, 将AUTOOUT和AUTOIN分别设置为两个缓冲端点。USB芯片中的微控制器增强型8051不参与数据的传输工作, 但是却可以以随机存储器的方式访问FIFO。可以说, 在整个系统中, CY7C68013芯片对于提高数据之间通讯速度方面工作起到了不可或缺的作用。
三、ECT系统中PC与DSP传输通道的设计方案
数据在进行传输的过程中, 必须要经过DSP与PC的数据传输通道, 而系统的设计情况如何将直接影响到数据的传输速度。一般来说, 数据在通过DSP与PC主机之间的通道进行传输的时候, 其过程主要是:A/D转换器输出的数字信号通过并行接口输入到DSP, 系统会根据数据输出的实际情况在FIFO设置一个缓冲区, 并且设置一定的储存额度, DSP则通过16位并行数据总线把采集到的数据存储在这个缓冲区中, 当输出的数据在缓冲区中达到了系统设定的数值额度, 那么SIE就会立即将其进行处理, 由收发器通过USB总线将输出的数据送到PC主机上。DSP与PS之间的传输通道具体情况如图2所示:
四、DSP与USB芯片的硬件接口设计方案
CY7C68013工作于SlaveFIFO模式下与DSP的接口示系统中的各个接口都具备各自的使用价值和功能。首先, 该系统中所采用的CY7C68013芯片的供电电压为3.3V, 提供电压的方式可以分为两种, 一种是由USB总线5V向3.3V转换, 这个时候需要在系统中增加一个对电源进行转换的模块, 另一种方法是由DSP向系统提供;其次, CY7C68013与DSP的接口系统中, XTALIN和XTALOUT管脚所接的是24MHz晶振, 匹配22pF电容, 经过芯片内部倍频电路可产生48MHz频率, 并且同时将其提供给系统中的微处理器;接口中所采用的#SLCS是SlaveFIFO的一个片选, 对其进行控制的主要是DSP外部片选, 如果系统中没有其他芯片需要控制, 在对其进行设置的时候, 可以将其短接地, 但是设置中应该注意, 在对相关的端点缓冲区进行选择的时候, 应尽量将其设置在高位地址上;此外, 系统中的FD是16位数据总线, 在系统实际运行过程中, 还可以根据实际情况的需求通过寄存器设置成8位或者16位。
最后, 在对高速信号的电路板进行设计的时候, 需要注意的是系统中所涉及的各个元件的布局情况, 其中主要包括信号的走线、板层的布置以及板子材料的选择等, 都应该根据系统的实际需求来进行合理布置和选择。根据ECT系统设计的相关规范, 在对其进行具体设计的时候, 应该做到以下几点: (1) USB2.0控制芯片和晶振所放的位置应该安排在上层板上; (2) 对于D+和D—的设计, 应该尽可能确保其处于平行线上, 如果系统中遇到转弯的地方, 应该使用135度角, 同时保持信号线下面底层的完整性; (3) 对D+和D—的布线长度进行合理设计, 一般来说都应该不小于3英寸, 长度匹配误差应该控制在50mil以内。
五、结语
综上所述, 随着我国科学技术的不断发展, 在未来的时间里, 必然会有越来越多的先进技术被应用到ECT系统中。因此, 相关技术人员需要不断提升自身的综合素质, 将先进技术在系统中所起到的作用充分发挥出来, 以此来从根本上提高数据信号的采集和处理能力, 从而促进我国工业领域的可持续发展。
摘要：随着我国工业发展脚步的不断加快以及科学技术的不断发展, ECT技术凭借着自身诸多优势被应用到了诸多工业领域当中, 并且具有良好的发展前景。本文通过对ECT系统中高速通讯模块的硬件接口设计进行详细分析, 从而为今后ECT系统的应用提供一定的参考依据。
关键词：ECT系统,高速通讯模块,硬件接口
参考文献
[1]郑伟军, 王保良, 黄志尧, 李海青.ECT系统中高速通讯模块的硬件接口设计[J].《仪器仪表学报》.2006 (S1)
测控仪器通讯扩展模块的研制 第2篇
USB接口依靠其高速、支持热插拔等特性,在外设接口类型中迅速崛起,逐渐成为PC机以及一些智能仪器与外设连接的普遍标准。同时,这也使得目前许多采用并口连接外设的专用测控仪器的使用受到了限制。因此,为这类仪器扩展USB接口势在必行。另外,USB技术规范将USB进行数据传输的双方分成两种角色:主(Host)和从(Slave),并且规定数据只能在Host和Slave之间传输[1]。但在目前绝大多数的设备以及研究中,Host功能被集成在计算机上,基于USB的设备大部分都只集成了Slave功能,这样USB设备必须依赖于PC机操作。为了脱离这种以计算机为核心的数据传输结构,使得USB设备应用于专业测控仪器,必须在这些仪器中实现USB主机功能。
基于此,本文作者采用Atmel公司的AVR系列单片机ATmega8和南京沁恒公司的USB接口芯片CH375设计了一款并口转USB接口的转接模块,从而实现了上述的功能,使传统测控设备能与USB主机系统高速通信。该模块可以方便地移植进各种智能仪器中,为仪器扩展USB接口。
1 微控制器和USB接口芯片的选择
1.1 微控制器的选择
系统采用AVR高速单片机ATmega8作为单片机主控模块。ATmega8是一款采用低功耗CMOS工艺生产的基于AVR RISC(精简指令集)结构的8位单片机[2]。AVR单片机的核心是将32个工作寄存器和丰富的指令集连接在一起,所有的工作寄存器都与ALU(算术逻辑单元)直接相连,可在一个时钟周期内用一条指令同时访问(读写)2个独立的寄存器。这种结构可提高代码效率,使得大部分指令的执行时间仅为一个时钟周期,故可达到将近1MIPS/MHZ的性能,运行速度比普通单片机高出10倍。
1.2 USB接口芯片的选择
本系统选用南京沁恒公司生产的CH375芯片作为USB控制器。CH375是一个USB总线的接口芯片,具有接口简单、价格低廉的优点。专用USB总线接口芯片内部不带处理器,而仅仅负责处理USB通信,必须有一个外部的处理器来完成协议处理和数据交换。由于这些接口芯片依赖于外部的微处理器实现USB接口的全部功能,所以可以在保持原有硬件平台基本不变的情况下,通过更改软件模块对原有设备进行维护或升级,因而可扩展性更强[3]。CH375支持USB-HOST主机方式和USB-DEVICE/SLAVE设备方式。在本地端,CH375具有8位数据总线和读、写、片选控制线以及中断输出,可以方便地挂接到单片机/DSP/MCU/MPU等控制器的系统总线上。在USB主机方式下,CH375还提供了串行通讯方式,通过串行输入、串行输出和中断输出与单片机/DSP/MCU/MPU等相连接。
2 系统硬件设计
系统硬件整体结构框图如图1所示。
系统的硬件设计主要是单片机主控模块设计和USB主控制器模块设计。
下面以连接打印外设为例,介绍系统的工作原理:测控仪器将打印数据通过自身的并口传送给单片机模块,并暂存在单片机内部的数据缓冲区中,等待USB主控芯片模块发出中断请求,收到USB主控芯片发送的打印数据的中断请求后,单片机把数据传送给USB主控芯片,USB主控芯片再将打印数据通过USB总线发送给打印机,并在打印语言的控制下按要求格式打印出数据。系统总原理图如图2所示。
并口的信号、BUSY信号、ACK信号分别连接ATmega8的PD3、PC5和PC4,8位数据线分别连接ATmega8的PB0~PB3、PC0~PC3。USB接口芯片CH375在本地端采用串行接口与ATmega8通信,串口信号线包括:串行数据输出引脚TXD、串行数据输入引脚RXD和中断输出引脚INT#。通过串行接口,CH375可以用最少的连线与单片机进行较远距离的点对点连接。CH375芯片的RXD和TXD可以分别连接到单片机的串行数据输出引脚和串行数据输入引脚。INT#输出的中断请求是低电平有效,用于通知单片机。ATmega8可以通过查询或中断的方式获得中断信号。数据线D+、D-用于收发USB总线传输的数据差分信号。
3 系统软件设计
单片机与CH375的通信主要靠单片机给CH375发命令和数据来完成,而CH375给出了许多常用命令以及操作状态的代码,比如:从USB中断的端点缓冲区读取数据块命令CMD_RD_USB_DATA,向USB主机端点的发送缓冲区写入数据块命令CMD_WR_USB_DATA7等。因此,可以将这些命令做成函数,即通过函数实现该命令;然后在编写其他函数时就可以直接调用这些命令函数。
系统软件设计主要包括ATmega8及CH375的初始化、CH375与ATmega8的通信程序设计、USB外设的枚举初始化、数据传送等。本设计采用了ICCAVR编译器来进行程序设计。
3.1 ATmega8及CH375的初始化
ATmega8的初始化主要是指其I/O口初始化和USART(通用同步和异步串行接收器和转发器)的初始化。
I/O口的初始化程序如下:
CH375的初始化主要是CH375复位并通过函数SET_USB_MODE(6)来设置其主机模式。
3.2 CH375与ATmega8的通信程序设计
本设计中ATmega8采用USART(通用同步和异步串行接收器和转发器)与CH375进行通信。CH375的串行数据格式是1个起始位、9个数据位、1个停止位,其中前8个数据位是一个字节数据,最后1个数据位是命令标志位。第9位为0时,前8位的数据被写入CH375芯片中,第9位为1时,前8位被作为命令码写入CH375芯片中。
根据此串行数据格式,ATmega8采用9位数据位的帧格式。如果发送9位数据的数据帧(UCSZ=7),应先将数据的第9位写入寄存器UCSRB的TXB8,然后再将低8位数据写入发送数据寄存器UDR。接收数据时,在从UDR读取低8位之前必须首先读取寄存器UCSRB的RXB8以获得第9位数据。据此编写的向CH375写命令、写数据以及从CH375读数据的程序如下:
向CH375写命令子程序:
3.3 USB外设的枚举初始化过程
在USB设备首次连接到主机上之后,要接受主机的枚举。其具体过程如下:
1)主机检测设备的连接,发出复位信号:当USB外设连接到主机之后,通过CH375提供的命令代码CMD_GET_STATUS来获取CH375的中断状态,如果返回状态代码USB_INT_CONNECT,则表明检测到USB外设的连接。检测到后,主机等待100ms以使设备的接入过程顺利完成,并使供电稳定,并向USB信号线的D+和D-输出低电平,复位USB外设。
2)USB外设缺省状态:集线器在设备接入的端口上保持复位命令10ms,这时设备处于缺省状态,并通过地址0与主机通信。
3)读取设备描述符:主机获取USB外设的设备描述符,获得缺省管道的最大数据长度等一系列信息,并确认USB设备的属性。此过程主要通过CH375提供的命令代码CMD_GET_DESCR(1)来获取设备描述符,数据传输完成后,将获取的描述符数据从CH375中读出到单片机的RAM缓冲区中,并返回描述符的长度。
4)地址分配:主机给设备分配一个总线上的惟一地址,使设备进入地址态。以后,设备就将使用这个新地址。此过程主要通过命令代码CMD_SET_ADDRESS和CMD_SET_USB_ADDR分别对USB设备端和主机端设置地址。
5)读取配置描述符:主机通过命令代码CMD_GET_DESCR(2)获取USB外设的配置描述符,将获取的描述符数据从CH375中读出到单片机的RAM缓冲区中,并返回描述符的长度。
6)配置USB设备:在得到配置描述符等一系列信息后,主机就给该设备分配配置值。此过程通过命令代码CMD_SET_CONFIG来实现。
USB外设枚举初始化的程序如下:
3.4 数据发送模块设计
3.4.1 数据同步
USB的数据同步通过切换DATA0和DATA1实现;在设备端,USB外设可以自动切换;在主机端,必须由CMD_SET_ENDP6和CMD_SET_ENDP7命令控制CH375切换DATA0与DATA1实现。主机端的程序处理方法是为设备端的各个端点分别提供一个全局变量,初始值均为DATA0,每执行一次成功事务后取反,每执行一次失败事务后将其复位为DATA1。
3.4.2 数据批量传输
根据USB批量传输协议,在进行数据批量传输前,先判断数据长度len是否大于端点尺寸endp_out_size;如果大于,则此次发送的数据长度为endp_out_siae;反之为len。每次成功发送数据后,需要计算剩余的数据长度,并与端点尺寸进行比较,从而决定要发送的数据长度,直到全部数据发送完成。
数据批量传输部分程序如下:
4 结论
本设计采用AVR高速单片机ATmega8作为USB主机处理器,采用国产芯片CH375作为USB主控芯片,实现了并口到USB接口的转换,从而实现与USB主机系统的高速通信,为测控仪器扩展了USB接口。该转接模块抗干扰能力强、可靠性高、连接灵活、使用方便,已成功应用在诸如便携式数字化超声波探伤仪等专用测控仪器中,并取得了良好的效果。
参考文献
[1]Universal Serial Bus Specification Revision 1.1[S].http://www.usb.Org,1998.
[2]马潮,等.ATmega8原理及应用手册[M].清华大学出版社,2003.
[3]李肇庆,廖峰,刘建存.USB接口技术[M].国防工业出版社,2004.
[4]CH375中文手册.南京沁恒公司.
[5]马伟.计算机USB系统原理及其主/从机设计[M].北京航空航天大学出版社,2004.
[6]梁建均.32位视窗系统串行通讯的串口设置[J].安阳师范学院学报,2002.
[7]冯星华,张海洪.PLC与个人计算机间串行通讯及程序设计[J].机电一体化,2000.
[8]王芙蓉,黄载禄.一种可扩展的移动通讯系统HLR设计方案.[J].华中科技大学学报,2001.
[9]罗耀华,刘昕.用于DSP的多串口扩展通讯模块设计[J].一重技术,2007.
基于CAN总线的无线通讯模块研制 第3篇
1 简介
现场总线近年来发展迅速, CAN总线作为现场总线的一种, 由于采用了新技术和独特的设计, 具有突出的可靠性、实时性和灵活性, 而被广泛的应用。ZigBee技术是一种新的短矩离无线通信技术, 它具有成本低、体积小、能量消耗小和传输速率低的特性被应用到诸如工业控制、环境监测、商业监控、汽车电子、家庭自动化等低速率网络应用场合。随着无线通讯技术的迅猛发展, 无线通讯技术被越来越多的应用到了控制领域。
本文在介绍CAN总线协议和zigbee协议栈的基础上, 给出了一种基于CAN总线的zigbee无线通讯系统的软硬件设计方案。文中介绍了SJA1000CAN总线控制器, CC2430无线单片机, P87C52单片机的使用方法。本文所要完成以下的任务:了解CAN协议和ZigBee协议栈, 完成系统设计方案。
2 CAN总线的网络结构
2.1 网络结构
CAN协议是一串行通讯协议, CAN总线规范规定了任意两个CAN节点之间的兼容性包括电气特性及数据解释协议。CAN总线是建立在OSI参考模型基础上的, 不过只采用了其中最关键的两层, 即物理层和数据链路层 (如图1) 。数据链路层的主要功能是将要发送的数据进行封装, 即加上差错校验位、数据链路协议的控制信息头尾标记等附加信息组成数据帧, 从物理信道上发送出去, 在接收到数据帧后, 再把附加信息去掉, 得到通信数据;物理层的主要内容是规定了通信介质的机械、电气、功能和规程特性。CAN总线的物理层和数据链路层的功能是在CAN控制器中完成的。
2.2 CAN总线的访问和仲裁
只要总线空闲, 任何节点都可以向总线发送报文。如果有两个或两个以上的节点同时发送报文, 就会引起总线访问碰撞。通过使用标识符的逐位仲裁可以解决这个碰撞。仲裁的机制确保了报文和时间均不损失。当具有相同标识符的数据帧和远程帧同时发送时, 数据帧优先于远程帧。在仲裁期间, 每一个发送器都对发送位的电平与被监控的总线电平进行比较。如果电平相同, 则这个单元可以继续发送, 如果发送的是“隐性”电平而监视到的是“显性”电平, 那么这个单元就失去了仲裁, 必须退出发送状态。这种解决冲突的机理是基于竞争的仲裁。
2.3 错误检测
在CAN中存在5类不同的错误: (1) 位错误; (2) 填充错误; (3) CRC错误; (4) 形式错误; (5) 应答错误。在网络中的任何一个节点, 根据其错误计数器的数值, 可能处于下列三种状态之一。 (1) “错误—激活”节点:一个“错误—激活”节点可以正常参与总线通信, 并在检测到错误时, 发出一个激活错误标志; (2) “错误—认可”节点:一个“错误—认可”节点不应发送激活错误标志, 它参与总线通信, 但在检测到错误时, 发出一个认可错误标志; (3) “总线脱离”节点:当一个节点由于请求故障界定实体而对总线处于关闭状态时, 其处于“总线脱离”状态。在“总线脱离”状态下, 节点既不发送, 也不接收任何帧。只有应用户请求, 节点才能解脱总线脱离状态。
3 系统分析
该系统的主要功能是使用无线通讯技术实现CAN总线与上位机的交互通信。由于这套系统是应用在现场的, 因此其要具有以下的特点:系统具有广泛的通用性;具有较高的可靠性;具有低功耗的特点。
我们能够得出数据在整个系统中的传输过程, 即ZIGBEE数据包←→数据←→CAN总线数据包。在系统中无线通信模块采用ZigBee无线通讯技。ZigBee技术在低数据传输率的环境下具有很高的可靠性与稳定性, 并且还具有低功耗低成本的特点。CAN总线传输采用CAN2.0A标准, 其采用11位的标识符来判别过滤信息。
4 结束语
本文所给出的只是一种理论研究学习的模块, 要将其用于工业控制中去还需要做出很多改进。首先, 硬件设计方面要增强电路的抗干扰能力, 增加对核心电路的保护电路等。在软件方面, 文中所采用的ZigBee无线通讯协议栈只是一个简化版的, 需要对这部分软件在于通讯的安全性和可靠性上做出改进, CAN的部分也需要在可靠性和错误的处理能力上做出改进。
基于这种原理设计的无线通讯控制系统以其低成本, 低功耗, 突出的可靠性、实时性和稳定性完全可以胜任现代控制的需要。
参考文献
[1]李东生.Protel99SE电路设计技术入门与应用.电子工业出版社.2002
[2]杨斌.微机原理及接口设计原理.西南交通大学出版社.2005
高速通讯模块 第4篇
近些年来,供暖部门不断加大对用户的服务保障力度,使供暖用户的室温都能达到一个很高的标准。但是为了避免不必要的能源浪费,这种基于移动通讯模块TC35i的室温监控系统应运而生,它可以通过前端的温度传感器,把供暖用户的室内温度实时、分时的传到供暖部门的控制中心,使其有针对性的进行热力调度[1]。
2、系统工作原理及组成结构
2.1 工作原理:
本系统通过前端温度传感器,采集室内温度,然后通过单片机对数据进行处理后,写入移动通讯模块TC35i中,移动通信模块TC35i再通过AT命令和移动通讯网络的短消息中心以短消息的形式与供暖调度中心进行通信。调度中心在收到前端用户的室内温度信息后,进行热力调配。其中工作模式可为每天自动定时向供暖调度中心上传当前温度和历史温度,或可由调度中心随时呼叫室内温度采集器进行即时温度上传。
2.2 系统组成结构框图:
系统框图如图1所示。
通过前端温度传感器DSl8B20采集供暖用户的室温,单片机进行数据编译,并传送给通讯模块TC35i,通过GSM网络进行数据传送。接收端可以通过TC35i进行数据接收,也可直接传送到调度人员手机中。
3、各主要部件及电路设计说明
3.1 移动通讯模块TC35i
现在,随着移动网络技术的不断发展,越来越多的远程数据通讯设备基于移动通讯模块进行数据传输,国内已经开始使用的GSM模块有Wavecome的WM02系列、西门子的TC35i系列、CENTEL PIML的2D系列等。其中以西门子的TC35以其极高的性价比和稳定性,应用于许多工程系统中[2]。
本设计选用的是西门子TC35系列的TC35i。这是西门子推出的最新的无线模块,功能上与TC35完全兼容,TC35i与GSM2/2+兼容、双(GSM900/GSMl800)、RS232数据口、符合ETSI标准GSM0707和GSM0705,且易于升级为GPRS模块。该模块集射频电路和基带于一体,向用户提供标准的AT命令接口,为数据、语音、短消息和传真提供快速、可靠、安全的传输,方便用户的应用开发及设计。其外围设计连接电路简图见图2。
TC35i模块工作电压为3.3～5.5 V,可以工作在900MHZ和l800MHZ两个频段,所在频段功耗分别为2W(900M)和1W(1800M)。模块有AT命令集接口,支持文本和PDU模式的短消息。此外,该模块还具有电话簿功能、多方通话、漫游检测等功能。
常用的工作模式由省电模式、IDLE、T ALK等模式。TC35i主要由GSM基带处理器、GSM无线模块、电源模块(ASIC)、闪存、ZIF连接器、天线接口6部分组成,共有40个引脚,通过一个ZIF(Zero Insertion Force)连接器引出。这4 0个引脚可以划分为5类,即电源、数据输入/输出、SIM卡、音频接口和控制。第1～14脚为电源部分,其中1～5为电源电压输入端Vbatt+,6～1 0为电源地G ND,11、12充电引脚,13对外输出电压(供外电路使用),14为ACC U—T E M P接负温度系数的热敏电阻;24～29分别为CCIN、CCRST、CCIO、CCCLK、CCVCC和CCGND为SIM卡引脚;33～40为语音接口用来接电话手柄;15、30、31和32脚为控制部分;15为点火线IGT;16～23位数据输入/输出[3]。
3.2 单线数字温度传感器DSl8B20
DSl8B20是DALLAS公司生产的一线式数字温度传感器,具有3引脚TO-92小体积封装形式;温度测量范为55℃～+125℃。可编程为9位～12位A/D转换精度,被测温度用符号扩展的16位数字量方式串行输出;温度检测电路原理图见图2所示,DSl8B20采用外接电源方式,其VDD端采用3 V～5.5 V电源供电。
3.3 可编程只读存储器AT24C01A
AT24C01提供电可擦除的串行1024位存储或可编程只读存储器(EEPROM)128字(8位/字)。AT24C01的封装为8脚P DI P,通过2线制串行接口进行数据传输,双向数据传送协议。4字页写方式,写同步时钟(最大10ms)。工作电压为2.7V至5.5V。
3.4 时钟芯片DS1302
DS1302是美国DALLAS公司推出的一种高性能、低功耗、带R A M的实时时钟芯片,它可以对年、月、日、周、时、分、秒进行计时,且具有闰年补偿功能,工作电压宽达2.5～5.5V。采用三线接口与CPU进行同步通信,并可采用突发方式一次传送多个字节的时钟信号或RAM数据。DS1302内部有一个31×8的用于临时性存放数据的RAM寄存器。D S 1 3 0 2是D S 1 2 0 2的升级产品,与DS1202兼容,但增加了主电源/后背电源双电源引脚,同时提供了对后背电源进行涓细电流充电的能力。
3.5 大电流低压差稳压器MIC29302BU
由于通讯模块工作电压典型值为3.8V,而单片机工作电压典型值为5 V,两个芯片工作电压不一致,因此需要将5 V电源电压转换为3.8 V。在本电路设计中,选用MICREL公司的MIC29302BU芯片。此芯片具有高电流、高精度、快速的瞬态响应等特点,同时对过流、输入极反向、反插引脚、高温状态具有保护功能。
3.6 单片机SM89516A及外围电路设计说明
SM89516A一款内嵌64K字节闪存和1K字节片上RAM的8位单片微控制器。它是80C 51微控制器家族的派生产品。SM89516A的PDIP封装具有32个I/O口P L C C/Q F P封装则具有多达3 6个I/O口,而且片上多达64K字节的闪存,既可以当作程序空间,又可以当作数据空间,或者数据和程序混合空间。由于这些硬件特征和强大的指令系统,使得它成为一种性价比很高的控制器。片上闪存可以使用商用编程器通过并口进行编程。
本系统以SM89516A为控制主体,首先通过温度传感器DS18B20采集到前端用户的实时温度,传给单片机I/O口P1.4一个数字温度信号。然后所有的温度信息通过外部存储器AT24C01A进行存储。SM89516A的I/O口P1.5给TC35i 15脚IGT一个大于100 ms的低电平,使模块启动。当调度中心向SIM卡电路发来短信信息时,T C3 5i通过1 7管脚R I NG O向SM89516A的P3.3/#INT1口发送一个外部中断信号。此时,SM89516A通过P3.0/R XD口和P3.1/TXD口与TC3 5i的1 8脚RXDO和19脚TXDO进行数据通讯,最后通过TC35i向调度中心发送当前前端用户的实时温度[4]。
SM89516A的P0.2和P0.3口作为地址/数据复用总线,与AT24C01A的SCL和S D A脚进行数据及程序的存储;SM89516A的P0.2和P0.3口与DS1302的SCLK、I/O、C E脚进行串口通信,组成实时时钟/日历电路,提供秒、分、时、日、月、年的信息,每月的天数和闰年的天数可自动调整时钟操作。
4、程序设计
系统程序设计的功能主要有系统的初始化、用户温室环境参数实时采集和温室环境信息的SMS消息发送,用户SMS消息的接收及删除。其流程如图3所示。
系统的初始化工作包括定时器的设置、波特率的设置、TC35i模块的初始化等。TC35i模块的初始化包括模块的开启,SIM卡PIN码的检测,短消息发送和接收的方式。
室温参数实时采集内容包括:正常状态下,单片机在规定的时间内采集环境信息并把数据传输到监控中心;一旦发生串口中断时,单片机读取TC35i中的短信息内容,对其进行解码,采集相关的信息。
温室环境信息的SMS消息发送和用户SMS消息的接收及删除:只要正确设置,系统就能接收用户的指令。一旦接收到短信息时,TC35i就会给单片机一个中断,程序会读取SIM卡内存中0～19位置的短消息,读取短消息的A T指令就是AT+CMGR=<index>,index值为0～19,成功读取到消息后,判断短信中是否包含指定的字符,如果没有包含指定字符,程序将退出中断服务。如果程序包含指定信息,则提取出短消息发送者的号码,用AT指令AT+CMGS=139××××××××进行发送号码设置,用于发送短消息。由于是使用Text模式发送短消息,所以直接将采集到的环境信息发送给串口就可以了。发送短消息后,要将包含指定字符的那条短消息删除,避免下一次循环检测中被检测到,造成误发[5]。删除短消息的AT指令是AT+CMGR:<index>,index值为0～19。
5、结束语
本系统使用移动通讯网路作为远程通信的实现技术,降低了架设通信线路的高额成本,具有运行费用低廉,性价比高的特点。并可结合不同的控制系统创造出更智能的应用。该模块及文中提出的外围电路设计已经在供暖系统中得到了实际的应用,取得了非常好的效果,真正实现热网的自动按需供热。
摘要：随着信息产业技术的飞速发展,移动通信技术以其成熟性、稳定性、及时性,越来越多的被应用于工程应用系统中。本文介绍如何以移动通讯模块为基础,通过移动网络,对于供暖用户的室内温度进行远程监测,把实时温度数据传送到供暖控制中心,可与热源、热网及换热站控制系统结合,真正实现热网的自动按需供热。
关键词：移动通讯模块TC35i,移动通讯网络,温度传感器,单片机控制,短信息
参考文献
[1]潘斌,郭红霞.短信收发模块TC35i的外围电路设计[J].单片机与嵌入式系统应用.2004(7)36-37.
[2]李栋梁,马洪连,李文成.基于SMS的远程数据采集系统的设计与实现[J].仪器仪表学报.2006(z1)55-56.
[3]Siemens TC35技术手册.
[4]戴梅萼.微型计算机技术及应用(第二版)[M].清华大学出版社.
高速通讯模块 第5篇
ARINC429总线协议由美国航空电子工程委员会 (Airline Engineering Committee) 于1977年提出, 目前是民用及军用飞行设备上的常用总线[1]。ARINC429总线为串行差分总线, 单向传输, 两个设备间需要双向传输时则需要两个通道独立传输, 有高速和低速两种传输方式, 高速信号为100 Kb/s, 低速信号为12~14.5 Kb/s, 具有可靠性高、结构简单、抗干扰性强等特点。
对于实现微处理器对外的ARINC429接口, 主要有两种方式, 一种方法采用FPGA芯片内部实现协议编解码, 实现串/并转换[1], 开发成本低, 但难度较高, 开发周期长, 且可靠性相对较低, 可能出现未知问题;另一种方法采用专用的ARINC429协议芯片DEI1016, 可以在串行的差分信号和16位的并行信号之间进行转换, 并自动进行奇偶校验, 技术成熟, 只需设计者提供合适的逻辑和时序进行控制, 能实现协议的可靠传输。
某个与军事领域合作的电子信号测试平台基于PXI总线, 现要求提供其中一个专用模块, 包含多路ARINC429收发通道, 两路RS 232收发通道进行测试。本文将对这一模块的主要技术进行阐述。国外已陆续由PXI产品推出, 研制此基于PXI总线的ARINC429通讯模块具有重要的实际应用意义[2]。
模块采用TI公司的TMS320DM642作为主处理器, ARINC429总线通讯基于协议芯片DEI1016, 由Altera公司的CycloneⅢ系列FPGA芯片为其提供时序和数据缓存FIFO。软件方面, 基于Lab Windows/CVI编写上位机应用程序, 可通过上位机接收到的数据分析被测设备是否能正常工作。
1 总体方案设计
采用TMS320DM642 DSP作为控制芯片, 通过PXI接口, 实现与上位机的通信, 64 MB RAM可以缓存数据, 外接CycloneⅢFPGA和4路ARINC429接收通道, 2路发送通道, 采用两个DEI1016实现, 由FPGA给出DEI1016需要的逻辑和时序, 并对每一路接收通道给出256×16 b的缓存FIFO。总体方案框图如图1所示。
2 硬件电路设计
2.1 ARINC429功能电路设计
ARINC429协议中规定:采用双极性归零制的三态码调制方式, 信息由“高”、“零”和“低”状态组成的三电平状态调制。发送和接收时, 总线A和总线B之间的差分电压为±10 V。若差分电压+10 V为数据“1”, 正负差分电压为-10 V, 则认为是数据“0”;当差分电压为0 V时, 则处于静默状态。一般取总线A和B的中间电压为地[3]。ARINC429电缆上的信号及经电压转换后的信号如图2所示。
FPGA的输出信号为3.3 V TTL电平, DEI1016除了两路接收通道允许±10 V的差分电平, 其余数据总线和控制信号也为TTL电平, 可以与FPGA直接互联。
DEI1016的输入输出包括以下几类信号:时钟信号CLK, 需要由外部提供1 MHz时钟信号, 两路ARINC429差分信号接收通道, 一路发送通道, 16位的并行数据总线, 复位信号MR, 输入控制字信号LDCW, 发送数据控制信号TXR, ENTX, LD1, LD2, 接收数据控制信号DR, OE, SEL等, DEI1016与FPGA的连接如图3所示。
需要发送的并行格式数据由DEI1016转化为符合ARINC429协议要求的串行信号后由发送通道输出, 为TTL电平, 不能满足429协议电平要求的+10 V差分信号要求, 需要经过电平转换才能发送到总线上。BD429是专用的ARINC429总线驱动芯片, 也可用于ARINC571, ARINC575, RS 422等总线[4], 支持TTL和CMOS输入, 可通过编程设置输出差分信号电压范围, 支持高速和低速ARINC429通信, 常与DEI1016配合用于ARINC429接口。
FPGA中的ARINC429固件程序包括片选、时钟、写控制字、发送、接收等部分。
DEI1016在FPGA的时序控制下进行传输, 与FPGA在同一时钟域内, 因此1 MHz时钟信号通过FPGA内部PLL分频50 MHz时钟产生并提供。
DEI1016的正常工作之前需要先低电平复位, 然后向控制寄存器内输入控制字, 控制字一共16位, 包括设置ARINC429字长为25位或32位、奇偶校验位、是否启动自检模式、传输速率 (高速、低速) 等。控制字发送到数据总线上, 在由FPGA给出的LDCW信号上升沿时锁存到DEI1016中。例如, 设置DEI1016以高速传输 (不使用自检模式) , 32位字长, 则控制字为0x0020。
将符合协议编码要求的串行数据通过发送通道发送出去, 需要FPGA提供如下的时序:当DEI1016空闲, 可以发送数据时, 则输出TXR为高电平, 读取该信号若不为高证明可以传输, 使能发送模块开始工作, 在计数器计数控制下在特定时间输出LD1为低电平, 数据总线上发送高位16位数据, 输出LD2为低电平, 发送低位16位数据, 并始终输出ENTX为低电平。
ARINC429发送一个数据有32位, 分为高位16位和低位16位。其中1~8位为地址标号位, 主要用于确定字中的数据类型;9~10位为信息源/目标识别位 (SDI) , 表明物理量从何而来;11~28位为数据位;29位为符号位, 用于表示方位;30~31位为SSM位, 定义硬件设备条件、操作方式、数据内容的有效性;第32位为校验位[5]。对于控制芯片发送给DEI1016的并行数据, 协议芯片会进行如下转换, 如图4所示[4]。
接收模块包括接收控制逻辑和FIFO。当总线上收到串行数据时, DEI1016输出DR信号为低电平, 通知控制器可以进行接收数据。接收控制逻辑的设计与发送逻辑类似, 在计数器计数控制下依次输出波形OE和SEL。FIFO由Quartus的Mega Wizard工具自动生成。
2.2 RS 232硬件设计和编解码逻辑
本方案选择在FPGA内部实现RS 232通信数据的串/并转换。RS 232是一种异步串行总线, 单端通讯, 适合于传输速率在0~20 000 b/s范围内的通信[6], 常用于计算机接口与近端外部终端设备的连接。一般使用DB-25或DB-9连接器连接总线和终端设备, 本方案中使用DB9连接器。协议电气特性规定-3~-15 V表示逻辑1, +3~+15 V表示逻辑0。采用MAX232完成TTL电平到标准电平之间的转换, 用光耦HCL2631和HCL263L隔离不同电源和参考地的FPGA和MAX232[7]。
FPGA内部的RS 232固件程序包括波特率设置、发送、接收部分。
程序的顶层包含控制寄存器等, 对DSP发送的命令和数据进行锁存, 并根据选择通道启动底层模块。发送或接收之前先进行复位, 清空所有FIFO, 寄存器内为初始值;然后对波特率、控制字等进行设置, 波特率可设置为2 400 b/s, 4 800 b/s, 9 600 b/s等, 默认为9 600 b/s。根据波特率分频11.059 2 MHz时钟生成发送时钟。
发送编码部分包括缓存FIFO和串/并转换逻辑, 将DSP发送的并行数据自动存入FIFO, 当FIFO不为空且总线空闲时, 读出其中的数据, 根据设置的波特率生成发送时钟s_clk, 在s_clk的触发下将8位的并行数据每一位依次发送到单端的总线上, 转为串行数据, 并根据需要在最后一位加上奇偶校验。
接收功能模块与发送编码部分的原理类似, 总线上收到串行数据时, 由状态机将串行数据转为并行数据, 自动存入FIFO, 当DSP空闲时将FIFO中的数据读出。
2.3 DSP及外围电路设计
选用TI公司的TMS320DM642芯片作为控制器, TMS320DM642是一款高性能的32位定点DSP, 支持主/从模式DMA数据传输, 主频[8]为600 MHz。通过EMIF接口与64M RAM和FLASH连接[9], RAM作为数据缓存空间, FLASH作为程序空间。可将固化好的程序写入FLASH中, 通过EMIF口加载, 由Bootloader引导程序的自启动[10]。
3 模块软件设计
3.1 上位机软件结构设计
基于Lab Windows/CVI开发虚拟仪器面板, 为用户提供应用程序, 可以直接对模块进行控制, 通过发送和接收数据分析被测设备是否存在问题。要求应用程序简洁方便, 易于操作。需要完成的主要功能如下:
(1) 对模块的ARINC429和RS 232进行复位操作, 选择通道, 设置控制字等;
(2) ARINC422的单帧数据发送和接收测试;
(3) RS 232的单帧数据发送和接收测试;
(4) ARINC422的循环发送和接收测试, 统计正确数据个数和错误数据个数;
(5) RS 232的循环发送和接收测试, 统计正确数据个数和错误数据个数;
(6) 能够清空缓存。
上位机软件功能框图如图5所示。
最终的应用程序软面板如图6所示, 点击“复位”可进行所有模块的复位, 需要分别设置ARINC429和RS 232的控制字或波特率, 可进行单帧数据的发送和接收, 也可进行大量数据循环发送和接收, 统计正确数据和错误数据个数。
3.2 DSP程序设计
根据功能要求, DSP需要完成对上位机的PXI通讯, 读取FPGA的FIFO中的通讯数据, 写入和读出RAM缓存中数据等功能。
在主程序main.c中, 主函数先不断查询上位机是否发来命令, 然后依次查询4个ARINC429接收通道、2个RS 232通道的FIFO是否非空, 如果FIFO中有数据, 读出数据缓存到RAM中;如果上位机要求读取数据, 从RAM中读出数据, 通过PXI接口发送给上位机。DM642具有很高的速度, 完全能够满足随时响应各种命令。DSP程序的流程图如图7所示。
4 测试结果
利用上位机应用程序验证发送数据与接收数据是否一致。对4个ARINC429通道、多种波特率下的2个RS 232通道进行单帧数据收发测试, 发送与接收的数据一致;对所有通道进行大量数据的连续收发测试, 所有结果均正确返回, 长时间工作没有出现误码, 证明该模块硬件电路设计没有问题, FPGA内编写的逻辑正确, 以及所编写的DSP程序、仪器驱动函数、上位机应用程序均能稳定可靠地工作。
5 结语
本文设计了一种基于PXI总线, 以DSP和FPGA为控制核心, 基于DEI1016的ARINC429通讯模块, 并包含RS 232通讯。设计了硬件电路, 并根据DEI1016的时序要求编写了控制逻辑, 根据RS 232的协议要求在FPGA内集成了编解码逻辑, 编写了DSP程序和基于Lab Win dows/CVI的上位机应用程序, 完成整个通讯模块的研制。经过测试表明, 该设计方案正确可行, 发送和接收数据稳定可靠, 在实际应用中, 能保证长时间无差错运行, 具有实际的工程应用价值。
摘要：ARINC429在航空航天等领域应用广泛, RS 232是常用的计算机与外部设备接口。作为某军事领域电子系统测试平台的一部分, 设计了基于PXI总线的ARINC429和RS 232的专用通讯模块。以DSP和FPGA联合作为控制器, 实现通讯模块的PXI接口, 基于专用的协议芯片DEI1016实现ARINC429通讯, 由FPGA为协议芯片提供时序和数据的缓存FIFO, 并在FPGA中集成了RS 232协议编解码。测试表明, 该通讯模块能实时可靠灵活地收发数据, 实现对被测电子系统多路ARINC429和RS 232总线的测试。
关键词：PXI,ARINC429,RS 232,通讯模块
参考文献
[1]黄敬礼, 钱进.基于DM642的实时多协议转换器设计[J].现代电子技术, 2011, 34 (22) :1-3.
[2]宋慧娟.PXI Express外置控制器研制[D].哈尔滨:哈尔滨工业大学, 2011.
[3]张华强, 赵剡, 陈雨.基于FPGA的ARINC429通讯系统的设计与实现[J].通信技术, 2010, 43 (12) :4-5.
[4]廖治宇.通用ARINC429总线分析测试仪的软件设计[D].成都:电子科技大学, 2013.
[5]Devices Engineering Inc.DEI1016/DEI1016A/DEI1016B ARINC429 transceiver[R].[S.l.]:Devices Engineering Inc, 2004.
[6]王景忠, 王俊芳, 于立佳.一种实现RS 232接口一对多通信的方法[J].无线电工程, 2012, 42 (12) :2-4.
[7]龚荣华.RS 232接口芯片的IC设计[D].大连:大连理工大学, 2008.
[8]许永辉, 杨京礼, 林连雷.TMS320DM642 DSP原理与应用实践[M].北京:电子工业出版社, 2012.
[9]刘森, 许永辉, 孙闯.基于LAN的高集成度数据采集设备研制[J].现代电子技术, 2013, 36 (16) :115-116.
高速通讯模块 第6篇
关键词：Ethercat,实时工业以太网,ARM,嵌入式模块
随着微电子技术的发展,数字通信网络延伸到工业过程现场,现场总线技术占领工业通信领域。而随之而来的工业以太网也正在加快步伐要在通信领域中占有一席之地。EtherCAT(以太网控制自动化技术)以其速度更快、接线更灵活、组态更简单、成本更低、定时及同步、适用于各种场合等特点表现出在工业通信中的优势。
1 EtherCAT工业以太网
1.1 EtherCAT的系统组成及运行原理
EtherCAT是一种实时工业以太网技术,充分利用了以太网的全双工特性。采用了主从模式介质访问控制(MAC)方式,主站发送以太网帧给各个从站,从站从数据帧中抽取数据或将数据插入数据帧。这些从站可以直接处理接受的报文,然后将该报文输到下一个EtherCAT从站。当该数据帧经过所有从站并与从站进行数据交换后,由EtheCAT系统中末端从站将数据帧返回,并由第一个从站作为响应报文将其发送给控制单元。EtherCAT线性拓扑结构的系统运行原理图如图1所示。
1.2 EtherCAT协议
EtherCAT以标准以太网技术为基础,在MAC(媒体访问层)增加了一个确定性调度的软件层,该软件层实现了通信周期内的数据帧的传输。EtherCAT采用标准的IEEE802-3以太网帧,帧结构如图2所示。EtherCAT在标准以太网帧结构中使用了一个特殊的以太网帧类型0x88A4,采用这种方式可以使控制数据直接写入以太网帧内,并且可以与遵守其他协议的以太网帧在同一网络中并行。一个EtherCAT帧中可以包含若干个EtherCAT子报文,每个报文都服务于一块逻辑过程映像区的特定内存区域,由FMMU(Fieldbus Memory Management Unit)寄存器和SM (SyncManager)寄存器定义,该区域最大可达4GB字节。在报文头中由8位命令区数据决定主站对从站的寻址方式,由于数据链独立于物理顺序,因此可以对EtherCAT从站进行任意的编址。
1.3 EtherCAT性能
EtherCAT整个协议处理过程可以全部在硬件中进行。1000个分布式I/O数据的刷新周期仅为30μs,其中包括端子循环时间。通过一个以太网帧,可以交换高达1486字节的过程数据,几乎相当于12000个数字量I/O。同时,分布时钟(DC, Distributed Clock)可以使所有EtherCAT设备使用相同的系统时间,从而控制各设备任务的同步执行,在多轴运动控制中,可以保证轴之间的同步时间偏差小于1微妙。
2 基于PC机的主站与从站的通讯测试
2.1 赫优讯嵌入式模块介绍
本文完成所需的赫优讯嵌入式模块,硬件部分包括:CIF 50-DB-COM-ABC(Com模块的PCI载板),CIF 50-DB-COM-CA(Com模块的开发板),Comx CA-RE(EtherCAT从站模块)。软件部分:TwinCAT(主站配置工具),SYCON.NET(对从站进行通讯初始配置),CifX Test(协议通讯测试软件)。
TwinCAT是基于PC的PLC和运动控制系统,一般用于编程、诊断和系统配置;TwinCAT全面支持EtherCAT,与EtherCAT相结合,为标准化应用提供了一套易于配置和诊断的自动化系统。TwinCAT 几乎支持所有的现场总线和所有通用的通讯方式,并且整合优化。SyCon是通用的系统配置工具,适用于所有PC板卡。
2.2 基于PC机的EtherCAT主/从站通讯测试
EtherCAT 主站是由软件TwinCAT模拟而成的,从站是专门的赫优讯嵌入式模块搭载在PCI载板上的,主站与从站通过一根普通的网线既可以连接,系统配置的流程图如图3所示。
测试结果如图4所示。
可以看到,主站可以向从站不断地发送数据,从站也可以向主站返回数据,并且更新速度非常快,同时在赫优讯嵌入式从站模块中,可以通过Sycon.NET软件下载不同的实时以太网的通信协议,配置成不同的网络功能,方便适合不同场合的要求,比如PROFIBUS,PROFINET等等,其为设计成能够完成多协议功能的从站提供可能。
3 主站/从站通信平台搭建
主站:采用一般的工控机,带有标准的以太网接口卡,这样可以处理任务复杂、数据量大的工程,主站可以根据实际要求开发满足EtherCAT通讯协议的应用程序,而本文直接利用的是TwinCAT软件,TwinCAT功能强大,只需要配置不同协议固件,就可以满足从站的通讯协议,与从站进行通讯,正如上述测试一样。配置简单,易用,适合本文平台搭建所用。
从站:采用ARM微控制器作为从站控制平台 ,操作系统使用Linux系统,具体实现需要ARM与赫优讯嵌入式模块Comx CA-RE的硬件连接,即与从站模块带有15针的接口,包括数据线、地址线、控制线的连接。以及在Linux环境下编写驱动程序,完成对赫优讯从站模块驱动,这样同样可以通过下载不同的协议类型,实现不同的实时工业以太网,ARM的I/O可以对现场的设备进行实时控制。从站的硬件连接图如图5所示。
按这种方式搭建的平台也就是实现用ARM控制器代替PC完成对EtherCAT从站硬件的驱动和协议的下载。当然,主站也可以采用ARM代替PC机,完成不同的任务要求。
在这样的平台上,就可以实现主站与从站的实时数据通讯。主从站之间交换的数据主要分两种形式:一种是周期性数据;另一种是非周期性数据。周期性过程数据通信通常使用FMMU进行逻辑寻址,主站可以逻辑读、写或读写命令同时操作多个从站。在周期性数据通信模式下,主站和从站可以有多种同步运行模式。主站同步模式:周期性模式、DC模式。从站同步模式:自由运行、同步与数据输入或输出事件、同步于分布时钟同步事件。非周期性数据采用邮箱方式传输,此时一端写入数据到内存,且只有此段内存写满后另一端才能开始从内存中读取数据,并且只能当内存中的数据全部读出时,才能重新写入数据。邮箱通信出错时,应答数据会返回一种错误类型。针对这两种数据通信方式,从站程序可以对非周期性数据通信采用查询方式,对周期性通信采用中断方式。当然,EtherCAT另一个优点就是传输、处理速度非常快,Ethercat整个协议处理过程全部在从站模块中进行,减轻主站的负担,可以使主站更有能力调控整个从站的数据处理,控制、监控每一个从站,完成对设备的有效快速控制。比如1000个分布式I/O数据的刷新周期仅为30μs,其中包括端子循环时间。通过一个以太网帧,可以交换高达1486字节的过程数据,几乎相当于12000个数字量I/O。同时,分布时钟(DC, Distributed Clock)可以使所有EtherCAT设备使用相同的系统时间,从而控制各设备任务的同步执行,在多轴运动控制中,可以保证轴之间的同步时间偏差小于1微妙。因此EtherCAT的应用前景广泛。
4 结束语
本文方法是实现主站与从站通讯所搭建的一种硬件平台,通过采用Ethecat实时以太网通信与控制系统可以实现大型建筑内的电气设备的联网监控,并且通过与外网连接实现远程监控。由于EtherCAT通讯与控制系统价格低,也可以应用于一般智能家居中。EtherCAT的实时性已经是非常高,一般的应用场合都可以满足实时性的要求,如果要处理大量数据,可以在主站加入数据调度算法,合理分配数据优先级,有效利用通道的空间,再次提高EtherCAT通信的实时性。
参考文献
[1]邓梧鹏.基于赫优讯嵌入式模块EtherCAT从站设备的设计[J].国内机电一体化技术,2009(1):23-45.
[2]吴爱国,梁瑾,等.工业以太网的发展现状[J].信息与控制,2003(32):458-466.
[3]EtherCAT技术组.EtherCAT-以太网现场总线[EB/OL].ht-tp://www.ethercat.org/en/ethercat.html.
[4]德国倍福公司.实时以太网:I/O层超高速以太网[J].工业以太网与现场总线.
[5]向乾亮,辛志远,等.实时以太网EtherCAT技术在电力系统中的应用[J].继电器,2008(11):42-45.
[6]徐皑东,王宏等.工业以太网实时通信技术[J].信息与控制,2005(34):60-65.
[7]廖春科,罗莉,何鸿君.基于优先级的访存调度算法研究[J].计算机与数字工程,2009(9).
[8]单春荣,刘艳强,等.工业以太网现场总线EtherCAT及驱动程序设计[J].制造业自动化,2007(11):79-82.
[9]缪学勤.论六种实时以太网的通信协议[J].自动化仪表,2005,26(4):1-6.
高速数据交换模块的设计 第7篇
随着先进的计算机技术和数字信号处理技术的发展,信号处理系统的处理速度越来越快,提高数据交换能力、实现数据高速输入输出成为信号处理系统平台必须解决的问题,因此需要研制处理能力强、数据传输快,具备通用性、并行性的数据交换模块。
1 设计内容
1.1 芯片选择
本交换模块采用的矩阵交换芯片为VITESSE公司的VSC3172交叉矩阵芯片,该芯片拥有72个输入通道和72个输出通道的异步交叉点转换,为数据交换提供了足够多的通道,数据传输采用差分CML(current mode logic)模式,最高速度可以达到4.25Gbps,满足高速传输的要求,而且VSC3172控制时序简单,支持串行和并行的编程模式,并可关闭不使用的通道,降低功率。
本交换模块采用的控制芯片为ALTERA公司的Cyclone II系列和StratixII GX系列FPGA芯片。CycloneII芯片采用EP2C35,其有35000个逻辑单元,片上包括105个M4K RAM块,该芯片功能一是控制VSC3172芯片打开或者关闭通道,完成其他模块或者模块自身的数据交换,二是通过CPCI总线完成与主机之间的双向通讯,三是通过串口芯片完成与计算机串口之间的双向通讯,四是完成与StratixII GX之间的通讯。StratixII GX芯片采用EP2SGX60,其集成了基于串化器和解串器(SERDES)低功耗收发器,具有高速串行能力,速度最高可达6.375Gbps,该芯片的主要功能一是接收其他模块传输来的一些同步信号或者控制信号然后分发的其余的各模块,可实现信号处理系统的同源时序,二是通过四路光纤接口完成高速数据的输入输出,为其他的模块提供更多的选择,三是完成与CycloneII之间的通讯,四是测试VSC3172芯片是否工作正常。
1.2 总线设计
工业控制总线技术一直在不断发展,从早先各自为营的自定义总线,到VME标准总线,再到CPCI总线、VPX总线,总线的速度越来越快。CPCI是一种高性能的32位或64位地址数据复用总线,具有开放性、高性能和高可靠性的特点。
本交换模块采用CPCI总线和高速串行总线设计。在模块中,J1和J2采用CPCI总线,其符合CompactPCI标准,PICMG规范2.0,支持热插拔。J3至J7采用高速串行总线设计,其高速串行速率达到3Gbps,同时采用多路串行差分,使总速率超过10Gbps。
1.3 其他设计
板卡设计中,选择合适的接插件很重要,每次的插拔板卡都要消耗接插件的使用寿命。本交换模块中J1、J2采用Tyco公司的标准CPCI接插件,用于传输CPCI总线;J3至J7采用Tyco公司高速Fortis ZD接插件,其具备四点连接的结构,一种高可靠性的连接器,采用特殊的针形分布,符合高速串行差分传输的需要,最高速率可达10Gbps。
本交换模块为6U(233mm×160mm)尺寸大小,支持PCI总线交换技术和远程加载方式,提高了插件的通用性和灵活性。模块示意图见图1。
2 结语
本交换模块极大地提高了数据交换能力,解决数据输入输出的瓶颈问题,为大容量高速数据的交互提供了可能,目前本模块已经在多个项目中应用,其实物图见图2。
摘要：信号处理系统中有着大量的数据需要交换,本文设计了一种基于CPCI总线的高速数据交换模块,为大容量数据的交换提供了可能,从而突破了数据输入输出的瓶颈问题。
关键词：信号处理,CPCI总线,数据交换
参考文献
[1]刘青,马天乙.CPCI数据总线接口的设计与实现[J].电子科技,2011,24(6):95-96
[2]褚振勇,齐亮,田红心等.FPGA设计及应用(第二版).西安:西安电子科技大学出版社,2006