数字触发电路范文

数字触发电路范文（精选7篇）

数字触发电路 第1篇

在书中的数字电路部分,先讲述了基本逻辑门电路,在此基础上逐步展开集成触发器与时序逻辑电路的阐述。我作为一名中职电子专业教师,经多年的教学实践,发现在讲授数字电路集成触发器这一章节时,学生对集成触发器的电路结构、逻辑功能、实际应用等知识的掌握存在着困难。为了更好地实施有效教学,让学生在有限的学习时间里能更加深刻地掌握更多的触发器知识,本人在教学过程中对数字电路触发器实验验证教学方法进行了尝试。

尝试一:实验验证基本

RS触发器逻辑功能

触发器是一种具有记忆功能并且其状态能在触发脉冲作用下迅速翻转的逻辑电路,现在电路应用中大量使用的是集成触发器,而基本RS触发器,又是各种触发器的基础,故在该知识点的讲授上必须做到细、实、清。现用四2输入与非门74LS00构成逻辑功能验证性电路。

基本RS触发器逻辑功能验证:实验中(图1)按钮开关SB1与SB2处于常开状态,74LS00集成电路2号与4号脚与电源+6V相连,即基本RS触发器R、S脚处于高电平状态 “1”;如果当SB1或SB2闭合时,则74LS00集成电路2号与4号脚与地相连,即基本RS触发器R、S脚处于低电平状态“0”。6脚与3脚为Q与Q输出端,通过限流电阻接V1与V2两发光二极管,输出高电平时二极管发光。按真值表(表1)的顺序按下SB1或SB2,验证触发器输入端R和S相互四种组合,使触发器分别处于置0、置1.不变、不定的工作状态。

尝试二:实验验证

JK触发器逻辑功能

JK触发器是在基本触发器的基础上发展而来的一种单元电路。在集成触发器的各个种类中,JK触发器的功能最为齐全。JK触发器具有置0、置1.保持和翻转功能。在实际应用中,它有着很强的通用性,并且能灵活地转换为其他类型的触发器。如由JK触发器可以构成D触发器和T触发器等,因此对于熟练掌握主从型JK触发器的功能特点就显得尤其重要。用74LS73A双JK触发器(带清除端)集成电路构成逻辑功能验证性电路。

如图2所示,74LS73A是一款双JK触发器,集成电路7.10脚双别为J、K输入端,5.6脚分别为时钟脉冲输入端与清除端,将以上四脚通过四个电阻R1、R2、R3、R4接电源正极,相当于输入高电平。集成电路9、8脚分别为输出端Q和Q ,接发光二极管V1与V2,按下SB4给触发器输入清除信号,按下SB3一次相当于输入一个负触发脉冲。再根据真值表(表2)的顺序按下SB1或SB2,验证触发器输入端J和K互四种组合,使触发器分别处于置0、置1.不变、翻转的工作状态。

尝试三:实验验证

D触发器逻辑功能

D触发器是时序电路中的基本记忆单元,广泛应用于各种时序逻辑电路之中,目前国内生产的D触发器主要是维持阻塞型触发器,能有效地克服空翻现象,现用集成电路74LS741构成D触发器逻辑功能验证性电路。

如图3所示,集成电路74LS741是具有置位和复位功能的双D触发器,为时钟脉冲上升沿触发有效,现将集成电路2号引脚(D1脚)和3号引脚(CP1脚)上端通过电阻与电源相接,相当于接高电平,下端通过SB1.SB2与地相连。输出端5.6号引脚(Q、Q)通过限流电阻与发光二极管V1.V2相连。置位端RD、SD接于高电平,下端通过SB3.SB4与地相连,按下SB3或SB4,可以将触发器直接置0或置1。再根据真值表(表3)的顺序按下SB1.SB2,验证触发器输入端D的两种组合,使触发器分别处于Qn+1=D的工作状态。

数字触发电路 第2篇

1 抢答电路的设计要求

抢答电路的设计要求是依据抢答的规则进行设定的, 因而此种电路的功能需求比较特殊。当抢答开关被第一个答题者按下时, 电路就能够迅速的做出相应的反应, 而相对的灯就会亮起, 同时在亮灯之后, 答题者不需要持续按动开关就能够继续答题程序。此时电路的工作是自行完成的, 且会保持一定时间的亮灯状态。另外, 在第一个抢答灯亮起之后, 其他的答题者再次按下开关时, 信号就不会顺利通过使所按的信号灯亮起。直至最后, 本轮答题程序完成之后, 通过主持人的操作, 可以将亮起的信号灯关闭, 并初始化电路使其恢复到原来的状态, 并进行下一轮的问题抢答。从这几点进行分析, 可以得知抢答电路的设计必须满足下列功能, 才能促使整个抢答程序的顺利实施。 (1) 恢复功能:当一轮抢答程序完成之后, 通过主持人的操作, 可以将全部亮起的信号灯关闭, 并初始化整个电路使其恢复到原来的状态。 (2) 屏蔽功能:当第一个答题者按下抢答开关时, 电路会通过对记忆信号的使用, 对其他答题者的开关信号进行屏蔽, 此时除第一个抢答者外, 其余抢答者的抢答灯都不会亮起。 (3) 记忆功能:当第一个答题者的信号发出之后, 电路可以对其进行保存, 通过系统程序的设定, 信号相应的抢答灯就会持续亮起, 这样一来, 答题者就不需要长时间按动开关, 仍能够顺利的进行后续的答题程序, 与此同时, 其余信号灯的信号都会被整个电路所屏蔽, 以便更好的让最先抢答的答题者进行问题的解答。

2 抢答电路的设计理论

对于抢答电路的要求, 在设计过程中必须能够实现恢复功能、屏蔽功能以及记忆功能三个重要功能, 而最为主要的则是“记忆”功能的实现。抢答电路通过记忆信号, 能够使第一个抢答的信号灯持续亮起, 同时能够有效的对其余的开关信号进行屏蔽。为实现整个电路程序的需求, 我们可以通过触发器的使用, 实现对记忆功能的设计和应用;与此同时, 还需要与电路对屏蔽电路进行构成, 促使电路屏蔽功能的有效实现。

2.1 触发器的选用

在数字电路中, 最为基本的逻辑器是触发器, 并且属于二进制信息存贮器件的触发器在电路中可以有效的促使记忆功能的实现。在触发器中, 存在着两种稳定状态都可以自行的进行信号的保存, 可以对0、1两种逻辑状态进行记忆。而在实际电路中, 通过高电压和低电压可以有效促使1、0两种逻辑状态的实现。换句话说, 电路中的1、0两种逻辑状态分别表示有电或没电两种情形。从整体来看, 触发器的主要功能就是对电能进行储存, 当然, 也可以选择不对电能进行储存。一般来说, 可以通过输出端的输出信号对触发器的状态进行表示, 我们可以将正信号输出端设为变量Q, 同时将反信号输出端设为变量。此时, Q=1、=0的状况下, 电路则为状态1;而Q=0、=1的状况下, 电路则为状态0。

依据输入端输入的不同信号, 触发器可以将所处状态设置为1或0。也就是说, 在外界信号的影响下, 触发器可以对自身所处的稳定状态进行转换。同时, 当信号影响消失后, 触发器依然能够对新置入的稳定状态进行储存, 高电压与低电压可由输出端持续输出。

2.2 与电路

在逻辑运算中, “与”运算是一种最为基本的逻辑关系。当需要完成的事件所具备的条件全部满足时, 整个程序才能出现结果, 反之, 无法满足全部要求, 其结果就无法发生。我们可以借助逻辑函数对“与”的逻辑关系进行探究。假设需要满足的条件有两个, 即变量A和B, 其结果则为变量Y, 其中的关系为AB=Y。用1分别表示条件满足和结果发生, 而用0表示条件不满足和结果不发生。若A=1时, 在此环境下, 变量Y的状态就会根据变量B的状态变化而变化, 即B=0、Y=0;B=1、Y=1。

而A=0时, 无论变量B发生何种状态变化, Y的逻辑值都会为0且不发生改变。也就是说, A=0的状态下, Y与B的逻辑值没有任何联系。如果放大A、B两个条件的“与”关系, 可知, 在多个条件变量的情形下, 只要一个变量值为0, 最后的结果变量都恒等于0。

数字电路中, 这种“与”关系的逻辑电路被称为与电路, 其条件变量、结果变量分别对应与门的输入端和输出端。依据对函数分析的理解, 可以得知:某一个输入端的输入信号在与电路中为0时, 其它输入端的输入信号都会被该0信号屏蔽, 最后的输出结果则恒等于0。

3 设计实例

本文依据四路智力竞赛抢答电路对智力竞赛抢答器的设计分析如下, 其中图1为基于74LSl75的四路智力竞赛抢答器的电路图设计。

一般情况下, 四路智力竞赛抢答器有四个抢答开关, 其中4个发光二级管分别与Q1-Q4相连;而1-4则与四个输入与电路相连, 并同时与外接CP信号输入二输入与电路, 74LS175的工作脉冲输入端CP与二输入与电路相接;主持人的开关设定为S, 当主持人的开关打开时, +5V电源与D相接, 即状态为1。在开始抢答之前, 4个抢答开关的接地全部打开, 而Q1-Q4则为0。当信号被主持人清除后, 开关S就会复位。这种情况下的D状态为0, Q1-Q4的状态同时也为0, 此时, 全部的发光二级管都不会亮起。如此, -4的状态1则为1, 1、2号与电路都会被打开, 外界工作脉冲可通过CP进行接收。

当抢答开始时, 答题者会立即按动答题开关K, 而开关会接入+5V电源, 通过开关则会有电流的出现, 并经过触发器, 促使整个电路进行工作。假设其中的K1开关被按动, D1的状态则为1, 此时1的状态也为1, 其相对应的发光二级管也会做出亮灯的反应。另外, 1的状态为0, 1号与电路的输出状态则同样为0, 当2号与电路的输入端状态为0时, 整个与2号与电路相接的脉冲信号都会被屏蔽。此时, 其它答题者的开关信号就不会被触发器所接受, 在第一个抢答者不在按动抢答开关时, 触发器则会依据自身的记忆功能, 始终保持抢答信号的输出不变, 直至全部电路被初始化为止。

4 结束语

本文所描述的电路设计, 其抢答电路是由集成D触发器74LSl75组成的。从从整体来看, 这种电路的设计相对比较简单, 所需要的器材也容易购买。但要注意的是, 必须对整个电路系统加设CP工作脉冲。触发器的类型比较的多, 但从某种程度上讲, 包括JK触发器以及RS触发器, 应用于抢答电路的设计过程中, 并不需要对CP工作脉冲进行加设, 但此种类型的触发器结构非常的复杂, 所需的与电路器件也非常的多。另外, 如果电路设计对记忆单元提出了要求, 通过不同类型的触发器, 促使记忆功能的实现都是非常有效的, 其中包括计数器、寄存器的设计等, 都要通过触发器的配合才能完成整个程序的设计。在日常工作中, 运用触发器的实例非常的多, 而对于触发器的深入了解和引用, 则要通过进一步的设计和探究, 对其进行理解。

参考文献

[1]董艳锋, 田海峰.主从触发器的动作特点及波形分析[J].甘肃联合大学学报 (自然科学版) , 2008 (2) .

[2]罗建学.“数字逻辑”课堂教学方法探讨[J].电气电子教学学报, 2002 (10) :102-104.

[3]沈嗣昌.数字电路课程的教学内容与方法[J].电气电子教学学报, 2000 (2) :37-38.

[4]吴玉虹.不同电路结构触发器的动作特点比较[J].郑州轻工业学院学报 (自然科学版) , 2004, 19 (4) .

[5]戴伏生.张秀珍利用基本RS触发器实现双CPU系统共享硬件资源[J].电气电子教学学报, 2002, 24 (3) .

[6]康华光.电了技术基础数字部分[M].北京:高等教育出版社, 2000.

[7]宋卫海, 王明晶.数字电子技术[M].济南:山东科学技术出版社, 2006.

触发器电路的分析 第3篇

随着数字集成电路规模的不断扩大及功能的增强, 数字电子技术作为一门专业技术基础课程, 显得更加重要。对触发器的描述有特性表、特性方程式、状态转换图, 而触发器的电压波形图既是重点又是难点。例如基本RS触发器, 同步RS触发器中的不定态和主从型RS触发器的不定态有何不同, 主从型RS触发器和主从型JK触发器的动作特点又是什么。下面就从电压波形图来对RS和JK触发器进行分析。RS触发器的状态转换图如图1所示。JK触发器的状态转换图如图2所示。

1 RS触发器电路分析

RS触发器的特性由特性表和状态转换图可知, 当S=R=1时, 其状态均为不定态, 而不同电路结构的触发器, 其动作特点是有区分的。

1.1基本RS触发器

基本RS触发器的电路图及电压波形图如图3所示。

根据对基本RS触发器电路的分析得知:当SD=RD=0时, Q、undefined均为高电平, 一旦SD、RD同时变为高电平, Q、undefined输出为0, 1 (或1, 0) 无法确定。也就是说当SD=RD=0时, Q和undefined输出端的状态是确定的, 即为1, 状态不定是指当SD、RD同时从0变成1后, Q、undefined输出端的状态不确定undefined, 还是undefined, 不能确定) [1]。

1.2同步RS触发器

同步RS触发器的电路图及电压波形图如图4所示。

根据对同步RS触发器电路的分析得知:CP=0时, S=X, R=X, Q、undefined输出端保持不变;CP=1时, 其工作情况同基本RS触发器一样 (设Q初态为0) 。

CP=1期间, S=R=1, Q和undefined输出同时为高电平1, 一旦CP从高电平变为低电平, Q、undefined输出端的状态同样是不定的 (即可能undefined, 也可能undefined。其输出状态是随机的, 无法确定[2]。

1.3主从结构RS触发器

主从结构RS触发器的电路图如图5所示, 由主触发器和从触发器组成。

主、从触发器分别由两个同步RS触发器组成。根据对主从型RS触发器电路的分析, 画出其相应的电压波形图, 主从结构RS触发器的电压波形图如图6所示 (设初态为0) 。

CP=1时, 主触发器触发工作, 从触发器的Q、undefined输出端保持不变;CP=0时, 从触发器触发工作, 主触发器的Q′、undefined输出端保持不变。输出端输出状态的变化发生在CP信号的下降沿, 但却是受到CP=1期间R、S输入信号的影响。图4中的脉冲3, CP=1, S=R=1时, undefined, 且持续到CP下降沿时刻, 则undefined, 还是undefined不确定。所以当CP下降沿时刻一到从触发器Q端输出高电平还是低电平无法确定, 其状态不定, 并不是指Q、undefined同时输出高电平, 和基本RS、同步RS触发器的理解不同。

通过对电路的分析总结出主从型RS触发器Q端电压波形变化的描述方法。

从触发器是按照CP下降沿时刻到这一时刻主触发器输出端Q′、undefined的信号触发工作。即undefined, 则undefined;undefined, 则undefined。所以不需要对CP=1期间, 主触发器Q′、undefined的信号全部分析出来。可以在每个CP脉冲下降沿到来这一刻往前去确定Q′、undefined, 一旦明确知道Q′、undefined的信号, 就不需要知道前面Q′、undefined的信号, 即知道CP下降沿这一时刻的Q′、undefined的信号, 则CP下降沿时刻一到, 从触发器的输出也明确了。

图4中脉冲1下降沿t2时刻到, 如何判断Q端的信号?由于t1～t2期间S=0, R=1, 主触发器置0, 即undefined, 所以t2时刻一到, undefined, 不需要对t1之前的信号再进行详细分析。

同理脉冲2下降沿t5时刻到, 由于t4～t5期间, S=R=0, 主触发器处于保持状态, 而Q′、undefined保持什么状态不清楚, 再看t3～t4期间, S=1, R=0, 主触发器置1, 使undefined, 由此可知t4～t5期间主触发器保持1状态, 所以在t5时刻一到undefined。

2JK触发器电路分析

主从结构JK触发器和主从结构RS触发器区别在于当J=K=1时, 触发器将翻转为与初始状态相反的状态, 所以JK触发器不再存在输出状态不定的情况。主从结构JK触发器电路图如图7所示。图8为主从结构JK触发器的电压波形图 (设初态为0) 。

脉冲1:当CP=1时, t1～t2期间J=K=1, Q′取反, 由原来的0取反为1。主触发器的状态改变了一次不会再翻转回来, 所以t2～t3期间, 尽管J、K输入端的信号发生变化, 却不用再详细分析, t3下降沿时刻一到, 从触发器Q端亦从0翻转到1。脉冲2:当CP=1时, t4～t5期间, J=K=0, 为保持不变状态, 状态没有变化, 故需要对下一时间段进行分析, t5～t6期间, J=1, K=0, 主触发器置1, 而原状态就为1, 状态没有发生改变, 所以还需对下一时间段进行判定, t6时刻一到, J=K=1, 主触发器输出状态, 取反为0, 由于主触发器的状态只能改变一次, 所以不需要再分析后面的时间段, 下降沿t7时刻一到, 从触发器跟从主触发器一样输出低电平。

3电压波形图

通过对不同电路结构触发器电压波形图的分析, 发现仅

了解触发器的特性表, 特性方程式, 状态转换图是不够的, 还需理解其电路结构才能真正掌握触发器电路。并由此得到主从型RS触发器和主从型JK触发器电压波形图的描绘方法。

主从型RS触发器:判断每个CP下降沿时刻到时状态的变化, 是自这一时刻起自后往前判定, CP=1期间, 主触发器的状态, 一旦主触发器的状态明确了, 就不需再往前判定主触发器的状态, 该状态即为CP下降沿到时主触发器的状态, 而从触发器在CP下降沿时刻一到跟随主触发器的状态变化即可。

主从型JK触发器:判断每个CP下降沿到时输出状态的变化, 是从CP为高电平开始 (即上升沿这一时刻) 根据J、K输入端的信号变化自前往后分时间段判定主触发器的状态, 一旦状态变化了一次, 就不需要再分析后面的输入信号, 因为CP=1期间, 主触发器的状态只能改变一次, 此状态维持到CP下降沿到时, 从触发器跟随主触发器的状态而变化[4]。

4结束语

触发器作为构成数字系统的一种基本逻辑单元, 由于其不同的电路结构带来不同动作特点, 在电路设计和使用时, 须区分使用。而在介绍触发器这一章时, 由于是从组合逻辑问题过渡到时序逻辑问题, 对触发器电路的分析及描述方法和组合逻辑电路不同[5], 故需对不同电路结构的触发器, 在分析其电路结构的基础上, 总结出其动作特点和规律, 以便正确掌握和使用触发器。

参考文献

[1]沈嗣昌.数字电路课程的教学内容与方法[J].电气电子教学学报, 2005 (2) :37-38.

[2]阎石.数字电子技术基础[M].北京:高等教育出版社, 1999:185-207.

[3]罗建学.“数字逻辑”课堂教学方法探讨[J].电气电子教学学报, 2002 (10) :102-104.

数字触发电路 第4篇

关键词：三相可控整流,同步,同步变压器

0 引言

在三相可控整流电路中,向晶闸管整流电路供电的交流侧电源通常来自电网,电网电压的频率不是固定不变的,而是会在允许范围内有一定的波动。触发电路除了应当保证工作频率与主电路交流电源的频率一致外,还应保证每个晶闸管触发脉冲与施加于晶闸管的交流电压保持固定、正确的相位关系;提供给触发电路合适相位的电压称为同步信号电压,正确选择同步信号电压与晶闸管主电压的相位关系称为同步或定相。同步是指把一个与主电路晶闸管电源电压保持合适相位关系的电压提供给触发电路,使得触发脉冲的相位出现在被触发晶闸管承受正向电压的区间,确保主电路各晶闸管在每一个周期中按相同的顺序和触发延迟角被触发导通。同步或定相问题是三相变流电路的重要组成部分。在安装、调试晶闸管装置时,应特别注意同步问题。有时分别检查晶闸管主电路和触发电路都正常,但连接起来工作不正常,输出电压的波形不规则。这种故障往往是由不同步造成的。

为保证触发电路和主电路频率一致,利用一个同步变压器,将其一次侧接入为主电路供电的电网,由其二次侧提供同步电压信号,这样,由同步电压决定的触发脉冲频率与主电路晶闸管电压频率始终是一致的。接下来的问题是触发电路的定相,即选择同步电压信号的相位,以保证触发脉冲相位的正确。下面以主电路为三相桥式全控整流电路、采用锯齿波的触发电路为例,讲述触发电路的定相。

1 实现同步的方法

1.1 实现同步的步骤

触发电路要与主电路电压取得同步,首先二者应由同一电网供电,保证电源频率一致;其次要根据主电路的形式选择合适的触发电路;最后依据整流变压器的联结组标号、主电路线路形式、负载性质确定触发电路的同步电压,并通过同步变压器的正确连接加以实现。

1.2 同步变压器的连接

由于同步变压器二次电压要分别接到各单位触发电路,而一套主电路的各单元触发装置一般有公共“接地”端点,所以,同步变压器的二次侧只能是星形联结。

1.3 图解方法

由于整流变压器、同步变压器二者的一次绕组总是接在同一三相电源上,对于同步变压器联结组标号的确定,可采用简化的电压矢量图解方法确定出变压器的钟点数。简化的电压矢量图解方法是以三相变压器一次侧任一线电压为参考矢量,箭头向上,作为时钟长针,指向12点位置,然后画出对应二次侧线电压矢量,作为短针方向,短针指向几点就是几点钟接法。

2 齿宽和移相范围的确定

采用锯齿波同步的触发电路时,同步信号负半周的起点对应于锯齿波的起点,通常使锯齿波的上升段为240°,上升段起始的30°和终了的30°线性段不好,舍去不用,使用中间的180°。

三相桥式整流器大量用于直流电动机调速系统,且通常要求可实现再生制动,使Uo=0的触发角α为90°。当α<90°时为整流工作,α>90°时为逆变工作。将α=90°确定为锯齿波的中点,锯齿波向前、向后各有90°的移相范围。也就是α=0°与同步电压210°对应,于是α=90°与同步电压的300°对应,即锯齿波的中点与同步电压的300°对应;由图1可知,α=0°对应于Ua的30°的位置,则同步信号的180°与Ua的0°对应。说明VT1的同步电压应滞后于Ua180°。

3 定相的具体实现

三相桥式全控电路如图2二所示,直流电动机负载,要求可逆运行,整流变压器Tr为D,y1联结组标号,采用同步电压为锯齿波的触发电路。锯齿波的齿宽为240°,考虑锯齿波起始段的非线性,留出60°裕量。电路要求的移相范围是30°~150°。按简化相量图解的方法来确定同步变压器的联结组标号及变压器绕组联结方法。

选择以某一只晶闸管的同步定相为例(如以VT1管),其余5管可根据相位关系依次确定。具体步骤如下;

1)确定VT1管的同步电压与主电路电压的相位关系

(1)主电路所要求的移相范围是在α=30°~150°之间,如图2(b)相电压波形uU(或线电压波形uUV)的粗线段所示。为此,锯齿波的斜边线性段(即扣除锯齿波起始段的60°)应能覆盖主电路所要求的移相范围。

(2)明确同步电压和主电路电压相位相差180°;由图2(b)所示波形图可知,产生这一锯齿波所对应的正弦波电压uSU就是触发电路的同步电压,它取自同步变压器某一相的二次电压,并选定为VT1的同步电压。为此,VT1管的同步电压uSU与主电路电压uU的相位关系随之确定(即反相),从图(b)所示也明显地看出uSU较uU滞后180°,VT4管的同步电压-uSU较uSU滞后180°,其余各管的同步电压可对应相位而类推。

(3)各相对相之间相位差为120°(相电压如此,线电压之间依然);线电压相位超前各相对相电压30°。所以VT3管的同步电压uSV较uSU滞后120°;uSU较uUV滞后2l0°,其余各管的同步电压可对应相位而类推。

2)确定同步变压器的联结组标号

(1)画出整流变压器相位关系矢量图

根据整流变压器Tr已知的D,yl联结组标号及由上一步确定的相位关系,先画出uU1V1与uUV相位关系矢量图(1点钟)、再根据线电压超前对应相电压30°,画出对应相电压矢量图(2点钟),如图2(c)。

(2)画出同步变压器相位关系矢量图

根据主电路变压器与同步变压器二次侧电压反相,首先画出二次侧同步电压sU,然后再根据线电压超前对应相电压30°,画出对应线电压矢量图(7点钟),确定同步电压二次侧线电压Us UV与主电路线电压UU1V1之间的相位关系。运用相同方法同样可以另一组接线组别。如图2(c)所示,图中变压器Ts应为D,y7和、D,y1接线组别,前者与共阴极晶闸管相对应,后者与共阳极晶闸管相对应。

3)确定同步电压与各触发电路的连线

根据同步变压器的联结组标号,正确连接同步变压器绕组,然后将同步变压器的二次电压uSU、uSV、uSW分别接到晶闸管VT1、VT3、VT5的触发电路的同步电压输入端;uS(-U)、uS(-V)、uS(-W)分别接到VT4、VT6、VT2管的触发电路的同步电压输入端,便完成了同步定相的有关步骤,接线如图2(a)所示。

4 结论

1)共阳极晶闸管所对应连接的同步变压器组别与整流变压器组别相同;

2)共阳极晶闸管所对应连接的同步变压器组别与主电路变压器组别反向所确定的组别相同。

5 其他

为防止电网电压波形畸变对触发电路产生干扰,可对同步电压进行R-C滤波,当R-C滤波器产生滞后角时,还要考虑滞后角度及对应连接问题。

参考文献

[1]孙树林,等.电力电子技术[M].中国矿业大学出版社.

[2]王兆安,刘进军.电力电子技术[M].机械工业出版社.

数字触发电路 第5篇

在本主电路中,由于次级电流达到几十KA,参考文献[2]及晶闸管选用的经验,在此选用型号为KP500/1200的大功率晶闸管实现交流调压调功的功能,其通态平均电流500A,反向击穿电压1200V,通过计算选用50欧51W的线绕电阻和1?F额定电压630V的大电容构成的阻容吸收电路作为过压保护,限制电路中的du/dt不致于误导通晶闸管[3],同时在输入端串有快速熔断器作为过流保护。

1 晶闸管触发电路简介

在晶闸管装置中,触发电路的基本作用是在规定的时刻,给对应的晶闸管提供门极触发脉冲使其导通。目前,触发电路的实现方式很多,有单结晶体管触发电路、同步信号为锯齿波的触发电路、集成化触发电路、数字触发电路等。然而无论哪种触发电路,只要是模拟电路,一般都利用了阻容充放电;只要是数字电路,一般都利用了计数器计数。触发电路的触发信号也多种多样,为减少门极损耗,一般都采用脉冲形式。触发脉冲除了必须要与主回路同步之外,还必须满足不同电路的电压和电流要求,并且触发脉宽也要足够长以使晶闸管能可靠的导通。

2 快速烧结设备温控系统中晶闸管脉冲触发电路设计要求

快速烧结设备温控系统中晶闸管脉冲触发电路需满足相应的特殊要求。

1)最小控制角的要求

快速烧结设备中主电路的负载即为所要加工的工件,一般而言,工件在电路里并非纯阻性元件,由文献[4]可得知:此电路为典型的RL负载的晶闸管整流电路,若控制角a小于功率因素角b,焊接变压器将发生铁心直流磁化,甚至饱和,以致初级电流达到很大数值,这对网路和晶闸管都有过载的危险,因此a-b之差不能为负值[4]。本文取b=50作为下面移相电路设计基础,当然也可根据实际需要来调整。

2)脉宽的要求

由于电路存在较大的感性,其回路电流不能突变,这也意味着本电路中晶闸管导通时间较之纯阻性电路要长,所以对触发晶闸管导通的脉冲的持续时间(即脉宽)也提出了比一般纯阻性电路要高的要求,通常不低于100坨s[5]。参考资料并计算,得到脉宽的一个参考值为200坨s,实际对晶闸管成功触发的结果证明这一参考值是可行的。

3)触发脉冲电流的要求

为使晶闸管可靠导通,在工程中常采用强触发式触发,即其触发电压大于门极触发电压,触发电流几倍于晶闸管门极触发电流,但应注意这些值均应小于门极正向峰值电压和门极正向峰值电流。对于KP500/1200V型晶闸管,其门极触发电压小于等于5V,门极触发电流为20~300mA,而其门极正向峰值电压为10V,门极正向峰值电流为4A[6],因此在本设计中触发电流可取600mA。

综上,该快速烧结触发电路的各设计参数为:晶闸管最小控制角为50°,触发脉宽为200坨s,触发电压5V左右,触发电流600mA。

3 快速烧结设备中脉冲触发电路原理及组成

在所有脉冲触发电路中,都必须由同步环节、移相环节和脉冲放大环节所组成。依通常的设计概念,触发电路一要可靠,二要简单,三要经济。据此,结合快速烧结设备中脉冲触发电路特殊要求,基于性能可靠而又价格低廉的集成555定时器,特设计了图1所示的脉冲触发电路。

当控制变压器次级输出的信号输入同步电路时,同步电路提取交流的过零点,输出高电平,使压控移相和脉冲产生电路中的充电电容放电,一旦同步电路输出低电平,充电电容就开始充电,其充电速度受PID调节器输出的信号控制,当充电到达555定时器触发电压时,其立即输出一脉冲,此脉冲经放大,再由脉冲变压器耦合,最后触发门极,使晶闸管导通。下面将讨论各组成部分及重要参数的计算。

3.1 直流稳压源电路

在本触发电路中,使用了畅销的集成三端稳压电源7812来获取所需的直流电源。图1中的TR1、B1、C1、C2、C3、C4及7812构成了直流稳压源电路。

变压器次级输出额定电压:直接选用实验室现有控制变压器,其次级输出有127V,36V,12V,和6.3V四档,在此选用12V档。然而这一方便的选择将给电容C1带来电容量上较为严格的要求。

电容C1的额定工作电压和电容量:由于选用了额定电压12V档,为满足7812能正常工作,要求其输入端电压波纹度要小,其输出端稳态电流要小,瞬态性能要好。若仅考虑电容C1,稳态总电流为30毫安,在两个半波峰值间时间为10毫秒,要令电压下降幅度不超过0.3V,则电容C1的电容量为1mF。实际试验,在电容C1输入只有9.87V的交流电源下,选用1mF值时,7812仍然能够输出稳定的直流。所以在选择变压器次级输出为12V的情况下,电容C1选用1mF/50V,电路的可靠性也相当强。

电容C4的额定工作电压和电容量:电路瞬态性能好坏与C4有关,从后面的分析可知脉冲电流为1.2A,又由前面的分析得到脉冲时间为200?s,则要使在仅有C4存在时,使电容上电压在脉冲发出后只有很小的压降,就比如0.3V,则电容C4的电容量为0.8mF,其额定工作电压只要为16V或其上就可。为可靠起见,可选择1mF/50V。

所以,在方便的选择了变压器次级输出额定电压为12V的基础上,通过缜密的计算及试验,选择电容量较大的C1,也可以获得高可靠性的直流稳压电路。此外为了提高电路的可靠性,在电路中还设计了嵌位限幅二极管D1,保护7812芯片,两个小电容C2、C3有助于提高电路的瞬态特性。

3.2 同步电路及其波形分析

同步电路是本电路中最为关键的一个电路,它决定了每个半波计时的起点。图1中TR1、B2、R8、R10和9013NPN三极管T3几个元器件便实现了这一电路。其中TR1是控制变压器,其次级输出与初级输入在相位上同步。由于此控制电路功率很小,不超过百瓦,所以可选用容量为一百伏安的控制变压器,在本系统中所用的为150VA。

利用T3的饱和、截止工作特性提取网压过零点。在此,T3管的各工作区的延续时间主要由R10决定,也受R8阻值的影响。集射极饱和电流为电源电压与R10阻值之比,即12/R10安培。实际中要让T3尽可能多的工作在截止和饱和两区,而几乎不要放大区,所以可让R10充分大,然而试验分析发现整流桥输出的波形并非是理想对称的波形,每全波的相邻两个半波的开始时刻,电压并不都是公共地的电压0V,而是一个为0V,另一个则比0V要高出零点几伏,它要求基极饱和电流和在此电流情况下,R8和基极PN结串联所成的电路两端的端电压应该大于0.4~0.6V,这也就是要求饱和电流要充分大,或者说R10要充分小。通过若干次试验,得到一组很好的R8~R10匹配:R8为1K~2K,R10为1K。通过试验还得出:若R10大于10K就有过大的危险;若小于1K,一是容易导致放大区工作时间过长,二是消耗能量也越多。

试验的结果表明,如上所述搭配的电路能很好的实现同步功能。

3.3 移相及脉冲产生电路及波形分析

此电路在整个移相电路中是最为灵活的一个电路,将其可分为三部分:一是清零电路,二是压控移相电路,三是脉冲产生电路。

1)清零电路

图1中C5、T1、R2、R4和发光二极管L1组成清零电路。当同步电路输出高电平时,T1工作在饱和区,C5经小电阻R2放电;当同步电路输出为低电平时,使T1工作在截止区,C5由压控移相电路中的T2管集电极充电。小电阻R2的作用为限制T1管集射电流过大,确保T1管安全工作,R2的阻值一般为20~60欧姆。

2)压控移相电路

图1中R5、R6、R3、W1、T2和C5组成的压控移相电路,PID调节器的输出4~20mA电流信号转化为1~5V电压控制信号送到电压控制输入端。在此电路中,R5和R6提供了T2管的基极参考电压,其射极电流将绝大部分流经集电极,W1的作用是调节电容的最快充电时间。当控制电压为某一值使得T2管射集极充电电流为最大值(在此电路中此电压为5V)时,调节W1,使C5两端电压达到8V的最短充电时间也要大于最小控制角所对应的时间3ms。C3的要求较为苛刻,一般要漏电小,允许误差小,所以选择独石电容。

3)脉冲产生电路

脉冲产生电路运用555定时器。选用555芯片主要是由于它价格低,工作方式灵活多样,可靠性高,输出带负载能力强,引脚数少,应用广泛。

此电路中,555芯片接成多谐振荡模式,调节C5充放电的快慢即可调节最大导通角。计算出R7=1.4K,实际操作中取1~2K均可,电压控制端闲置,所以5引脚务必要接一个去耦电容,一般为0.01μF,否则输出稳定性变差,在电磁干扰较大的场合,以致使555不能正常工作,输出脉冲最小控制角失控,导致变压器直流磁化,危及主电路。

3.4 脉冲放大电路和脉冲变压器耦合电路及波形分析

1)脉冲放大电路

图1中的T4、SW、R11、R1、C7、L2构成了脉冲放大电路。

由于555芯片输出高电平时电压很高(实测值只比电源电压低0.6~0.7V),而输出低电平时电压近乎为零,所以令开关SW闭合,当555芯片输出为高电平时,集电极对地电压为零伏;当555输出为低电平时,T4管饱和导通,在此限流电阻R1可选择容量为15W的大电阻,C7的作用也不可忽视,当T4导通时,由于电容两端的电压不能突变,所以将会产生尖峰脉冲,这对于加快晶闸管导通,实现强触发极其有利。

到目前为止,脉冲的放大和反相已经被实现,若再接一耦合电路,脉冲便可用来触发晶闸管门极了。

2)脉冲变压器耦合电路

在为数不多的耦合电路中,本文选择了变压器耦合,较之其它耦合方式(如光电耦合)有以下优点:一是不用在耦合电路两端另外加驱动电源;二是外接元器件数量少,并且为一些十分常见而又价格低廉的二极管。

在此,可选择功率为15VA,匝比为1:1,频率为10KHz,有两个次级绕组的脉冲变压器。D2的作用是充当续流二极管,D4或D6的作用是为了保护门极和脉冲变压器本身,D3与D5组成的电路隔离主电路电流对变压器的影响。

通过示波器观察,脉冲变压器次级接SCR时输出的电压波形如图2所示。

从图2中可以看到一个很好的尖峰脉冲波形,通过示波器计算观察计算出,尖峰脉冲的尖峰电压为5V左右,脉宽为200坨s。

4 结束语

将所设计的晶闸管触发电路应用到快速烧结设备中,通过控制晶闸管的导通时间,成功地实现了晶闸管调压控温。图3所示即为烧结过程中,借助示波器观察到的焊接变压器次级某时刻输出的波形。

本文所介绍的晶闸管脉冲触发电路,被成功用于快速烧结设备温控系统中,该电路能实现带感性负载的大功率晶闸管的强触发,且简单经济。后续的烧结实验,证明了该电路的可行性和可靠性。

摘要：针对快速烧结设备温控系统中大功率晶闸管调压控温电路的感性负载及强触发等特殊要求,以常见的555芯片为核心设计,采用简单的分立元件搭建实现了与之相匹配的晶闸管脉冲触发电路,详细分析了同步、移相和脉冲放大等电路的结构组成和元件参数的选择。后期的烧结试验证明该触发电路能快速可靠的实现KP500/1200晶闸管的强触发。

关键词：快速烧结,晶闸管,脉冲触发,电路设计

参考文献

[1]Tokita M.Journal of the Society of Powder Technology[J].Japan,1993,30(11):790-804.

[2]黄继昌.电子元器件应用手册[M].北京:人民邮电出版社,2004:101-299.

[3]林渭勋.电力电子技术基础[M].北京:机械工业出版社,1990:70-105.

[4]毕惠琴.焊接方法及设备(第二分册电阻焊)[M].北京:机械工业出版社,1988:114-146.

[5]丁道宏.电力电子技术[M].北京:航空工业出版社,1992:77-104.

数字触发电路 第6篇

关键词：Flexray,高速比较器,协议分析,协议触发

混合示波器中的协议分析与触发功能越来越丰富, 如何在不增加硬件成本的情况下快速地把协议分析与触发功能融进示波器成为迫切需要解决的问题。

1 示波器中Flexray协议分析与触发总体方案

本文要设计的Flexray协议分析与触发电路充分利用了示波器中通道调理电路、高速比较器、FPGA等已有电路, 主要工作在FPGA中完成, 原理框图如图1所示。flexray信号经过示波器的通道调理电路后进入高速比较器进行转换, 转换后的数字信号以LVDS的方式与FPGA连接, FPGA完成flexray协议的分析与触发功能。

2 关键电路实现

系统设计的核心是FPGA设计, 主要完成时钟的产生及选择、帧头检测、协议解码、协议分析、协议触发以及数据存储等功能, FPGA设计的功能框图如图2所示:

时钟发生模块主要用来产生62.5MHz、125MHz以及250MHz的解码时钟, 时钟选择电路根据flexray总线信号的速率选择相应的时钟, 当总线速率为2.5MHz、5MHz、10MHz时时钟选择电路分别输出62.5MHz、125MHz以及250MHz的解码时钟clk。

比较器输出的差分信号经过IBUFDS变成单端后送入帧头检测模块进行帧头检测, 帧头检测模块根据图3所示flexray总线的帧编码特点了进行检测。从flexray总线的帧编码图可以看出一帧中TSS具有唯一性, 因此, 帧头检测模块可以通过解码时钟clk来检测TSS。帧头检测模块的检测过程仿真如图4所示, 帧编码为ch_clk, 当TSS的时间长度大于等于计数器count2预设置的计数时间 (即TSS的最小时间间隔) 时产生test2;当帧编码信号ch_clk的上升沿检测到test2为高时产生test3, 同时启动计数器count4, count4的计数时间为帧起始序列FSS的宽度, count4计数结束后启动count5、count6、count7, count7为字节计数, count6为字节起始序列和字节中位的计数。从图中可以看出当ch_clk的下降沿检测到count7的值为1且count6的值为1时产生了帧头触发使能信号frame_start_trig_en, 该信号送入触发电路就能产生帧头触发。

检测到帧头后, 解码模块开始解码, 解码过程如图5所示, decode_data为解码, 其前5个字节是数据指示位、空帧指示位、启动帧指示位、ID、有效数据长度、头部循环校验、循环计数等数据;第6个字节开始为有效数据。

协议分析及触发模块根据解码模块输出的数据进行协议分析和触发条件判断, 若满足触发条件择发出触发信号给触发电路, 触发电路来完成触发。

3 结束语

本文主要介绍了示波器中Flexray协议分析与触发电路设计, 重点描述了时钟发生模块、帧头检测模块、解码模块、协议分析及触发模块。该设计方法及思想在以往的课题中得到了广泛应用, 取得了良好的效果。

参考文献

[1]罗峰, 苏剑, 袁大宏.汽车网络与总线标准[J].汽车工程, 2003, 25 (04) :372-376.

[2]田耘, 徐文波.Xilinx FPGA开发实用教程[M].北京:清华大学出版社, 2008.

数字触发电路 第7篇

关键词：单片机,晶闸管,触发电路,应用

如今是社会经济快速发展的时代, 我国的电力行业已经占据了一个非常重要的地位。电力企业之间的竞争也越来越激烈。因此, 如何安全有效地利用电力已经成为企业之间发展与竞争的方向, 那么电力系统就显得极其重要。为了提高该系统的控制能力与效率, 电力企业纷纷采用了晶闸管触发系统进行控制, 在这里面, 最重要的元件就是单片机。由单片机组成的触发系统可以极大地避免多种故障、智能程度低等问题。由单片机支撑而来的晶闸管触发电路系统具有多方面的优点, 可以在很大的程度上减少操作方面上的失误, 进一步保障设备的安全、可靠、稳定等等, 对人们今后的工作与日常生活产生一定的影响[1]。

1 单片机的特点

单片机主要拥有以下这几个方面的特点:第一, 单片机的设计相对来说是比较简单的, 在使用的时候极大地方便了使用者, 使用者可以对它实行模块化设置;第二, 单片机的运行具有高效、可靠、安全、稳定等性质, 其可以在较长的时间内保证无故障工作与运行;第三, 单片机具有比较高的处理能力与较强的处理功能, 其运行的速度相对来说是比较快速的;第四, 单片机比较节能, 其可以在较低电压下运转, 可以生产便于携带的产品;第五, 从电路系统上来分析, 其有着很强的控制功能;第六, 环境的适应能力比较强, 能够在比较复杂的环境下运转。

如今, 晶闸管已经在各个行业中展开了比较广泛的应用, 尤其是在我国的电力行业, 或者是与之相关的行业, 这也说明了晶闸管已经得到了人们的认可。由单片机组成的控制系统, 其触发电路的性能是比较完善的, 其结构是比较简单的, 控制起来是比较方便的, 影响力比较小, 控制的精度比较准确等[2]。

2 单片机在晶闸管触发电路中的应用

1) 程控锁相环其主要的工作原理就在单片机中安装一个定时器或者是计数器设备。单片机是其最重要的一个部件, 整个运行系统都是由单片机来实现作业。

伴随着科学技术的不断发展与进步, 人们对电源提出了更高的要求, 要求电源工作时候能够保持稳定, 保证安全与可靠, 还要求电源具有调节电业的功能, 从而适应不同的额定电压电器的工作需要。

2) 晶闸管作为电力领域中的一种功率电器件, 广泛地运用在电源的焊接上。利用晶闸管, 可以比较准确地调节电焊机的输出电压, 从而保证电压处于一个比较平稳的状态。触发电路在焊接中的主要作用就是触发晶闸管, 只有这样, 晶闸管才可以根据原本规定的程序开展作业, 并对电压进行适度的调节, 保证电焊机在一个良好的状态下进行作业, 较大程度上进行高质量的焊接。

3) 以晶体管作为主要元件的晶闸管触发器存在很多的漏洞与弊端, 其占地面积比较大, 对于工作提出的要求比较多, 无法适应复杂环境下的工作, 集成电路在很大的条件下对这个情况进行改善, 其相对来说比较安全、可靠、稳定。采用AT89C2051单片机组成的三相全控诉桥晶闸管触发电路主要是由单片机、转换器等组成, 同步信号处理电路、过电压可以保护电路。

3 结束语

利用单片机设计的晶闸管数字触发器, 其优点比较多, 比如具有比较高的分辨率, 可移动的范围比较广, 在控制系统中可以实现平滑性调节, 其可靠程度、精度等比其他的电力装置高, 在实际的生产中十分适用, 具有一定的使用价值。晶闸管触发电力在电路控制系统中的广泛应用, 也会带动其他新的单片机的发展与进步。其未来的发展领域会更加广阔, 其集成化的程度会不断的提高, 并受到人们的欢迎。

参考文献

[1]曲继圣.一种改进的晶闸管触发电路[J].山东交通学院学报, 2013, (1) .