高速同步采集论文

高速同步采集论文（精选9篇）

高速同步采集论文 第1篇

关键词：高速,同步,数据采集,传感器采集平台

1 系统应用背景

国家大力推广的智能电网技术是电力行业的技术发展方向,数字化变电站技术是其重要组成部分。完全意义上的数字化变电站的系统将有较好的性能,通过采用电子式互感器,可以消除电流互感器二次开路及饱和、电压互感器二次短路及铁磁谐振、低功耗、安全环保;采用IEC 61850标准,实现不同厂家设备的互操作;二次设备网络化,通信网络取代复杂的控制电缆[1],降低了铺设电缆带来的电磁兼容等问题。但完全实现以上标准的变电站的投资成本据估算约是常规变电站的3倍。目前110k V以下的中小变电站数量众多,自动化程度较低,对其进行改造是投资的重点之一,但采用全数字化变电站的高成本限制了其推广应用。本文提出了采用低成本实现数字化变电站功能的平台,利用DSP、FPGA等技术做到数字化变电站中的全站传感器同步数据采集,保留了传统的电流电源互感器接口,从而在实现变电站信息化的同时显著降低了其成本,仅为常规变电站的1.5倍。此高速数据同步采集与控制平台除可以用于低成本的数字化变电站系统外,还可应用在其他需要同步监控的系统,如大型风机控制系统、大型锅炉控制系统等。

2 系统硬件组成

高速数据同步采集与控制平台整个系统的组成主要可以分成三个部分,分别是实时保护计算机、高速数据合并器、传感器数据采集器[2]。根据具体的应用系统,在传感器数据采集器前增加不同的传感器,即可实现不同功能的传感器网络,这里主要对平台三个部分进行说明。系统的工作模式为:在信号调理电路后由数据采集器采集数据,上传至合并器,合并器将数据发送至实时保护处理计算机[3],由于实时保护计算机采用的是通用的工业计算机,在此不做说明,下面主要对另外两部分进行说明。系统的整体框图如图1所示。

2.1 高速数据合并器

数据合并器的主要工作是产生同步信号,并对64路高速串行上传数据进行同时的接收、合并,并通过以太网实时上传。因此主要有以下性能需求:同步信号的产生;多路高速数

图1

据接收,64路每路数据流为1638400bit/s;多路高速数据接收下来后以以太网实时上传,速度是25Mbit/s。

项目采用以下解决方案:

(1)同步信号的产生由单独的MCU处理器来实现,其不仅产生同步信号,同时负责相关数据协议的处理。

(2)高速数据的接收,需要用FPGA的同步处理能力,单独设置64个串行接口模块,分别接收缓冲的高速数据。

(3)高速数据上传也要通过FPGA实现对接收到的数据实时上传至XILINX的XC3S4000来实现。

整个系统的硬件框图如图2所示。

2.2 传感器数据采集器

传感器数据采集器的主要功能是接收合并器的同步时钟信号,并利用AD对传感器信号进行采集,按自定协议将数据通过光纤上传至合并器。主要的指标如下:采样频率为每秒12800次(12.8k Hz);每终端需要同时采集8路传感器信号,每信号不低于16位。

采用TMS320F2812的串口来实现同步信号的接收与采集。8路同步采集用8个16位AD来实现。

与合并器的数据通讯同样要考虑光纤模块,考虑保证AD转换16位的精度,所以选择ADS8342。在以上硬件的基础上,系统利用软件完成对传感器的高速数据采集。

3 系统软件部分说明

整个系统的软件组成主要在三个不同设备上实现,一是基于工业计算机板卡的wince上的中心数据处理控制程序,主要实现对采集后的数据的处理运算,并下发控制指令,二是基于XINLINX的FPGA平台的数据汇总程序与指令下发程序,三是基于DSP 2812的数据采集终端部分的数据采集、上传、指令接收等程序。

3.1 数据合并器同步与数据采集程序

数据合并器是对采集器进行下行通讯管理的通道,主要负责产生同步信号的,收集串口数据上传等功能。其中下行信息主要有同步采集时钟信号、时间校准信息、控制信息,以及参数信息。其中以同步采集时钟最为关键,主要是要给采集器一个统一的采集节拍。

对于上行数据而言,采用FIFO原理[4,5],将所有的串口缓存进行缓冲,并形成一个按协议要求的数据包,从而实现数据的统一上传。FIFO原理从硬件的角度来看,是一块有两个端口的数据内存,一个端口用来写入数据;另一个用来读出数据。与FIFO操作相关的有两个指针,写指针指向要写的内存部分,读指针指向要读的内存部分。FIFO控制器通过外部的读写信号控制这两个指针移动,并由此产生FIFO空信号或满信号。数据是由某一个时钟域的控制信号写入FIFO,而由另一个时钟域的控制信号将数据读出FIFO。

3.2 传感器数据采集程序

传感器数据采集软件的运行主要由两个事件控制,一个是本地定时器;一个是从合并器接收到的下行帧。本地定时器以24×50HZ频率采样,并上传遥测帧;当收到下行帧时,首先解析帧,如果为同步帧,接着判断距上次定时采集的时间间隔是否超过采样周期的50%,如果超过,先采集并发送当前遥测帧,然后重设本地定时器,以同步信号到达时刻为定时起点;如果为时间和命令帧,做出相应动作。流程图如图3所示。

4 结论

本文通过采用FPGA与DSP实现了64路最高通信速率达40MBYTE字节的传感器采集平台,时间同步不大于50μs。传感器采集平台运行良好,有很好的应用价值。

参考文献

[1]Gengkun Wang,Wei Xiang,Leis J.Design of awireless portable vibration acquisition and analysisinstrument[C]//IEEE Intern Conf on WirelessCommnications,Networking and InformationSecurity,Queensland,Australia,2010:135-139.

[2]蔡弘,戴胜华.基于ARM+FPGA的高速信号采集系统设计[J].仪器仪表标准化与计算,2007(6):38-40.

[3]张龙,周端,司栋森,等.基于TMS320F2812高速数据采集系统的设计与实现[J].电光与控制,2007,14(1):129-132.

[4]张琦,宋民,高梅国,等.采用FIFO级联实现可编程的采样预触发与缓存容量扩展[J].北京理工大学学报,2005,25(11):985-988.

高速同步采集论文 第2篇

RS-232接口，用于将GPS数据和高精度智能测深仪的数据中转到主控计算机上，大大方便了新近推出的笔记本电脑与传统外设之间的联系。因为新近推出的笔记本电脑大多不具有RS-232接口，而那些野外观测仪器大多只能通过RS-232接口进行数据交换。

对于CY7C68013来说，其配置和固件都是软的，存储在外部的E2PROM中，上电时从I2C总线自动装载到片内RAM中，修改起来十分方便，便于固件升级。由于CY7C68013提供了丰富的I／O口，所以进行功能扩展也是很方便的，例如增加一个GPIB数据口等。

4软件设计

USB设备的软件设计包括三方面：固件设计、硬件驱动程序设计以及高级应用程序的`设计。

4．1固件(firmware)设计

Cypress公司为CY7C68013提供了一个开发框架，可以在KEILC51环境下开发。由于开发框架的引入，从而大大缩短了用户的研发周期。该框架由以下几部分组成：

(1)FW．C中包含了程序框架的MAIN函数，管理整个51内核的运行，因为Cypress对这个部分的功能进行了精心划分，一般是不用改动的。

图3

(2)用户必须将PERIPH．C实例化，它负责系统周边器件的互联。固件的设计主要针对这个文件，用户必须根据自己系统的需要，实例化这个文件，以实现自己的功能。在这个文件中有几个函数是比较关键的，在这里做一下特别说明：

・TD_Init函数，负责对USB端点进行初始化设置。本设计中将端点6设置为1024个字节，缓存深度为4级，模式设为自动输入方式。

・TD_Poll函数，负责系统中循环任务的处理。它主要是对各个端点的状态进行查询，处理各种OUT或IN端点的交互。值得说明的一点是，这种处理只是辅助性质的，大部分工作由硬件自动完成。

・DR_VendorCmnd函数，主要负责用户自定义命令的译码工作，用户请求通过端点O传输给内核。由于CY7C68013上SIE硬件的支持，用户只需查询固定地址单元即可获得当前的命令代码。

・GPIFINIT．C，其中只有一个Gpiflnit函数；它是GPIF模块的初始化函数，一般在TD_Init函数中调用。这个函数是由Cypress公司提供的一个GPIFDesigner开发工具根据用户设计的波形生成的，用户不需要自己设计波形查询表，减轻了设计者的工作强度。

・DSCR．A51是描述表文件，负责USB设备的描述工作，CY7C68013在上电后自动利用其中的VID和PID取代默认的VID和PID。

・两个包含文件EZUSB．LIB和USBJMPTB．OBJ，前者是EZUSB函数库的二进制文件，后者是USB的中断向量表。

固件调试，使用Cypress提供的EZ-USBcontrolpanel，具体的操作读者可以参考其自带帮助。

4．2驱动程序的设计

驱动程序负责对底层硬件的访问。在本设计的驱动程序开发中，使用的开发工具是Jungo公司的WinDriverv6．03，它支持多种操作系统。利用WinDriver开发的优点是用户不需要了解操作系统内部的具体工作机理，同时也不需要了解各个系统DDK(DevelopingorDebugginginKernel)的开发工具，用户只需使用WinDriver提供的开发平台，即可完成驱动程序的设计工作，剩下的底层细节由WinDriver内核统一处理，从而降低了对开发者编程能力的要求，同时也大大缩短了开发周期。下面就使用WinDriver开发驱动程序的步骤做一个简要说明(以在Windows操作系统下的开发为例)：

(1)启动WinDriver的DriverWizard工具；

(2)利用DriverWizard检测硬件是否正常；

(3)在DriverWizard中选择所使用的开发环境，这里使用VB6．0开发环境，并生成驱动程序代码；

(4)对生成的代码进行修改，使其符合系统的需要；

(5)在WinDriver环境的用户模式下，调试驱动程序；

(6)如果程序需要内核访问，以提高驱动程序的效率，进入内核开发。

4．3高级应用程序的设计

高级应用程序建立在驱动程序之上，在本设计中，选用了VB6．0的开发环境来开发应用程序。它以驱动程序为桥梁，对USB设备进行命令控制，处理USB设备传回的数据，例如波形显示、频谱分析等。开发者可以依据自己的实际需求，制作一个USB控制器的控件或数据包，在编写应用程序时连接或嵌入到应用程序中。

双通道同步高速数据采集器的设计 第3篇

作为信号处理的第一步, 数据的采集传输成为影响系统性能的重要环节。RS232等传统串口不仅难以满足高速要求, 且被主流笔记本所摒弃, 而USB接口具有连接方便, 高速, 即插即用, 支持热插拔等优点, 使其成为PC机的标准配置, 应用范围越来越广。很显然, 利用USB标准实现对仪器仪表输出的模拟信号采集和数据传输已经成为趋势。梁鸿翔等人利用Cypress公司的USB控制芯片CY7C68013和同步数据采集芯片AD7862实现双通道信号的同步采集传输[1], 但其驱动开发复杂, 灵活性差等缺点, 限制了其应用范围。本文采用FT2232H作为USB协议转换芯片[2], 连接两路独立的ADC, 配套底层驱动, 避免了驱动开发的难题, 而且灵活性好, 可扩展性高。

系统组成

本文数据采集器由MCU, FT2232H接口芯片, 两路ADC (本文为ADC1173) 和电源转换电路等组成, 其结构框图如图1所示。

本采集器以FT2232H接口芯片为核心, 完成并行接口与USB接口之间的协议转换。MCU为控制单元, 执行系统初始化设置并接收由FT2232H下传的上位机控制命令, 根据相应命令对两路ADC进行启动和停止采样等控制, 并设置ADC的采样频率。ADC采集的数据通过8位并行数据总线存入FT2232H的接收缓存FIFO中, 经协议转换后通过USB接口传到上位机进行处理与存储。MCU自带的RS232口可以用于外部部件的低速数据通讯, 比如海洋仪器设备的GPS接口数据等, 增强系统的可扩展性。

系统硬件设计

系统硬件设计主要包括电源部分设计, 各器件之间的接口设计和一些辅助电路设计。本文采用TPS54140电源芯片, 外部24V电压供电, 转换为系统所需的3.3V。系统硬件电路设计的重点是FT2232H与ADC的接口设计和FT2232H与MCU的接口设计。

FT2232H与ADC的接口设计

FT2232H是FTDI公司生产的USB与并行接口协议转换芯片。其具有两个多用途的UART/FIFO控制器, 每个控制器拥有8K字节缓存 (发送和接收各4K字节缓存) , 通过其官网提供的配置软件可以分别对其进行功能配置, 应用方便简单。该芯片还提供在多种系统下的底层驱动, 并提供两种驱动方式, VCP (Virtual Com Port) 和D2XX (Direct Drivers) 。本文采用D2XX驱动方式, 将其配置成两路相同的FT245异步FIFO接口。

将FT2232H的两个UART/FIFO控制器的数据线分别与两路ADC的数据输出线相连。接口具体连接方法如图2所示。MCU根据上位机命令, 设置CLK信号输出频率, 以决定ADC的采样频率。由于ADC1173在CLK的下降沿启动数据采集, 上升沿输出采集的数据[3], 而FT2232H在WR的下降沿将数据读入FIFO缓存, 所以只需将CLK信号设置相应延时并反相后接入FT2232H的WR (A/B) 信号, 即可实现数据的同步高速采集传输, 其时序如图3所示。

MCU与FT2232H的接口设计

MCU通过P0口与ADC (A) 共享UART/FIFO (A) 控制器的数据线, 以实现与上位机的通信。具体连接方法如图4所示。由FT2232H的RXFA (当上位机命令到达时该线将输出低电平) 引起MCU的外部中断, 在中断程序中读取并执行上位机命令, 提高系统的响应速度。另外, MCU还监测FT2232H的TXFA和TXFB等FIFO的状态信息, 以便MCU做出相应的控制。

系统软件设计

系统软件设计主要包括MCU片上程序设计和上位机的应用程序设计以及涉及的多线程编程技术。MCU片上程序设计主要包括系统的初始化, 接收上位机控制命令, 并根据命令控制ADC的数据采集等。上位机的应用程序设计主要包括响应用户界面操作, 下达控制命令以及从FT2232H缓存中读取数据进行相应处理后存储并通过屏幕实时显示。

MCU片上程序设计

MCU片上程序在Keil平台下进行开发, Keil平台提供包括C编译器、宏汇编、库管理、连接器和仿真调试器等在内的完整开发方案, 并能直接编译生成可供单片机下载的.hex文件, 应用简单方便。

程序开始运行时进行一些必要的端口初始化后, 程序进入轮询模式, 当有上位机的命令到达时, 由FT2232H的R X FA引起MCU外部中断, 进入中断处理程序, 将RDA信号置低, 读取和分析上位机的命令, 并根据命令设置CLK的输出频率, 当ADC转换结束时, 由WR的下降沿将数据写入FT2232H的接收缓存。当接收到上位机的停止采样命令或达到设置的采样点数, 停止CLK输出, 继续轮询。

上位机应用程序设计

上位机应用程序采用M F C (Microsoft Foundation Classes) 编写, MFC是由微软提供, 用于在C++环境下编写应用程序的一个框架和引擎, 以面向对象编程思想为基础, 对API函数进行了良好的封装并提供了方便开发者进行程序开发的控件工具箱, 使windows应用程序开发变得容易。

由于MFC提供了大量控件, 并可以实现控件的直接拖拽, 大大方便了窗口应用程序的开发, 使开发者可以将主要精力放在对控件响应函数的设计和对数据进行相应的处理并实时显示上。由于FTDI公司提供了适应于FT2232H的DLL (动态链接库) 文件, 可以在控件响应函数中直接调用该文件中的函数, 免除了开发者进行底层驱动开发的大量繁琐工作。当成功打开设备后, 利用获得的设备句柄, 即可实现对FT2232H的读写和FIFO缓存状态检测等操作[4]。通过写操作发送控制命令, 以决定系统的工作方式。当检测到FT2232H缓存中有数据到达时, 通过读操作读取缓存中的数据, 进行相应的处理后存入磁盘并在屏幕中实时显示。

多线程编程技术

在上位机应用程序开发中, 连续数据读取时, 应用程序在一个while循环内持续执行, 该循环将独占程序主线程, 使得应用程序不能响应外部控件的消息, 程序陷入死循环。本文利用多线程技术解决该问题[5]。所谓多线程, 就是给一个应用程序进程分配两个或多个线程, 把一些需要大量CPU时间的任务单独开一个线程, 使其不对主线程的消息响应造成影响, 以提高资源利用率, 避免程序陷入死循环。在本文的应用程序中, 将数据的读取、存储单独开一个线程, 并设置全局的循环控制变量, 在主线程中根据用户命令对该循环控制变量进行赋值, 并在数据读取线程的循环中检测该变量, 以决定循环继续或终止。该循环控制变量需设置为volatile类型, 以防止被编译器优化。

实验分析与结论

利用本文设计的采集器在10MSPS采样频率下, 采集了一路最大值3V, 最小值-3V的频率为1MHz的正弦信号 (两路输入同一信号) , 通过USB接口读取的数据显示如图5所示。

从图中可见, 读取的信号波形同步性好, 波形平滑, 说明本系统采用的基于FT2232H的双通道同步高速数据采集器实现了双通道数据的同步高速采集、传输、存储与显示功能, 整体运行效果良好。

摘要：本文设计了一种Windows操作系统环境下通过USB接口实现的双通道同步高速数据采集器。该采集器利用FT2232H接口芯片完成上位机USB口与ADC转换器件之间的数据通讯。采集器中设置有一个微处理器 (MCU) , 上位机通过USB口发布命令给数据采集器, 可以控制采样频率、数据长度及数据传输速率等参数。该采集器设置有两路同步工作的ADC, 可实现双通道信号高速采集, 最高采样频率可以达到10MSPS。

关键词：USB,双通道,同步,FT2232H

参考文献

[1]梁鸿翔, 王润田.基于USB2.0的同步高速数据采集器的设计.电子技术应用[M].2004, (8) :13-15

[2]Future Technology Devices International Limited.FT2232H Data Sheet[Z/OL].2010.http://www.ftdichip.com

[3]National Semiconductor Corporation.ADC1173Data Sheet[Z/OL].2007.http://www.nation.com

[4]Future Technology Devices International Limited.Software Application Development D2xx Programmer’s Guide[Z/OL].http://www.ftdichip.com.

水击压力高速采集系统研制 第4篇

水击压力高速采集系统研制

水击压力数据采集系统是为液体火箭发动机地面试验设计的..阐述了系统设计指标、功能、原理、应用软件开发及系统集成后的调试方法.该系统具有数据采集、信号转换、瞬态参数信号调节、高速采集、数据实时显示及数据分析处理功能.实现了多路参数高速、数据实时显示及数据分析处理,测量精度高,性能稳定可靠,操作简便.能快速响应控制信号,各项性能指标达到了设计要求.

作 者：混平赵政社 刘军 Hun Ping Zhao Zhengshe Liu Jun  作者单位：西安航天动力实验技术研究所,陕西西安,710100 刊 名：火箭推进 英文刊名：JOURNAL OF ROCKET PROPULSION 年，卷(期)：2008 34(4) 分类号：V434.3 关键词：高速采集   信号调节   软件设计  

高速同步采集论文 第5篇

水下声呐多波束扫描成像系统是将各阵元输出信号经相移并加权, 在期望的空间方位实现同相相加而形成波束, 通过数字处理实现多个空间方位波束的相继生成即形成多波束扫描[1]。声呐多波束扫描的一个关键技术就是构建对各阵元输出信号的同步高速采集。本文针对一型水下多波束扫描成像系统, 采用以FPGA为核处理器, 以THS1206 为采集芯片的多通道数据采集系统, 可实现对12 通道数据进行同步高速采集与传输。

1 设计需求

将12 通道声呐基阵数据预处理后进行同步采集、处理与传输, 要求每个数据通道的最大采样速率为1 MSPS, 且12 通道数据同时采集, A/D采集的分辨率为12 位, 采集的数据通过一系列波束扫描成像数字信号处理, 将处理后的数据传输给计算机进行图像显示。

2 系统总体结构及功能

依据设计需求, 数据采集芯片应选用集成多个高速同步采集通道的A/D转换器, 采用TI公司的4 通道12 位模/数转换器THS1206;控制A/D转换器的微处理器必须有很强的数据处理能力, 其采集信号的能力至少为12 MSPS, 每个采样值为12 位分辨率, 并且还需实时进行波束扫描成像数字信号处理与传输, 处理信息量相当庞大, 一般单片DSP处理器很难做到, 而多片DSP协作处理又使硬件结构和软件控制复杂[2,3], 因此微处理器选用并行处理能力强大的FPGA用于数据采集与处理控制[4];FPGA采用Altera公司的EP3C40F484;以太网传输系统为以ARM9 为内核的处理器S3C2410。系统总体结构如图1 所示。

图1 实现了对12 通道接收阵元数据进行采集, 因THS1206可同时对4个通道进行采样, 因此, 只需采用3片A/D芯片。A/D前端处理电路的作用是实现对信号的放大、衰减以及阻抗匹配, 从而满足ADC对输入信号的要求。滤波网络滤除高频噪声和工频信号的干扰, 增益控制通过FPGA给出的控制信号实现对模拟信号不同增益的放大处理。

系统上电后通过以太网传输系统将采样频率, 通道选择、增益控制等参数传输给FPGA, FPGA依据设置参数对各控制器件进行配置, 并为AD芯片提供同步采样时钟。

3 主要元器件

3.1 AD采集芯片

THS1206 是针对雷达、图像处理、通信等领域而推出的一款采用多级流水线结构的12 位高速A/D转换器。其主要特点为[5]:4 路单端同时输入, 或者2 路差分输入, 或两种形式共同存在;内部集成了16 字的FIFO;高转换速率, 最高转换速率可达6 MSPS;低功耗, 在5 V供电时为216 m W, 有待机模式可供选择;精度高, 差分非线性误差为±1LSB, 积分非线性误差为±1.5LSB;自动扫描2, 3, 4 路输入, 多路同时采样和保持;高信号与噪声加失真之和比 (SINAD) ; (8) 采用单5 V供电, 可选取内部基准电压 (1.5 V和3.5 V) 或外部基准电压。

THS1206 的主要运行参数通过控制内部两个10 位控制寄存器来完成, 通过该芯片数据手册可查找相应规格说明。

3.2 FPGA芯片

EP3C40F484C6 是美国Altera公司Cyclone Ⅲ系列中端FPGA芯片, 外接50 MHz有源晶振, 具有39 600 个Les逻辑单元, 1 134 Kb RAM, 126 个硬件乘法器和4 个锁相环。具有484 个外部引脚, 90%以上可作为通用IO使用。选用该芯片可使系统运行速率更快, 具有更多可用的用户IO。

4 数据采集系统实现

4.1 THS1206 芯片电路接口

本方案THS1206 器件采用5 V模拟供电和3.3 V数字供电, 通过将外部引脚REFOUT与REFIN直接连接, 以提供2.5 V参考电压。 为减少电压波动, AVDD、DVDD与BVDD引脚需连接阻容滤波网络抑制供电杂波, REFOUT引脚也需下拉10 μF电容以抑制参考电压波动。

THS1206 器件有4 个模拟输入端口, 可进行2 路差分方式或4 路单端方式, 本方案采用4 路单端输入方式进行AD采样。由于输入端口的电压输入范围为1.5~3.5 V, 输入端需将双极性信号进行偏置以适应其输入, 参考电压转化电路如图2所示。模拟电路接口如图3所示。

THS1206 与FPGA接口电路简单, 加之FPGA具有丰富的逻辑功能, THS1206 控制引脚可直接与FPGA外部IO引脚连接。因采用FPGA同时对3 片THS1206 进行控制, 3 片THS1206 的CS0, CS1, DATA_AV引脚需分别与FPGA外部IO引脚一对一连接, 而WR与CONV_CLK引脚可同时与FPGA对应引脚连接。

4.2 FPGA逻辑设计

本论文采用外部时钟模式, 对12路数据进行同步采样, 每路的采样速率为1 MSPS;外部转换时钟由FPGA外部IO引脚输出, 该引脚同时连接3 片THS1206 的CONV_CLK引脚;每片THS1206的FIFO的触发级为4, 即每片THS1206采集4个数据发一次触发信号DATA_AV, 将第1 片THS1206 的DATA_AV引脚与FPGA对应的外部IO引脚连接, 另外2 片THS1206 的DATA_AV悬空;当12 路数据同步采集开始时, FPGA将检测到第1 片THS1206 的DATA_AV引脚发送的触发信号, 表示数据转换已完成, 此时, FPGA开始从第1片THS1206到第3片THS1206 的各通道依次获取数据。

从THS1206 的工作逻辑图可以看出, 对该芯片的使用主要可分为两部分, 其一按实际要求对芯片进行初始化, 其二是按初始化设计的工作模式完成信号采集, FPGA的时序设计过程中采用了CS0、W/R相结合的控制程序, 读写时序图分别如图4, 图5 所示。

图6是通过Quartus Ⅱ自带的Signal Ⅱ Logic Analyzer工具测试得到的时序图, 图中在0 号输入通道上加入50 k Hz信号, 设置采用速率为1 MHz。

4.3 以太网数据传输系统

AD采集的数据通过一系列扫描成像处理后, 需将图像数据输送给计算机进行处理, 该数据传输功能由ARM核心板与网络控制接口组成的以太网数据传输系统完成。具体方法是:将FPGA进行图像处理后的数据发送到FPGA综合的内部异步FIFO, 通过FIFO将数据发送给ARM以太网数据传输系统, 通过该系统可将图像数据转为网络数据发送计算机进行处理。其中ARM以太网数据传输系统可采用市场比较成熟的模块加以改进, 异步FIFO可采用QUARTUSII的Mega Wizard PlugIn Manager向导工具自动生成。

5 问题及解决方式

笔者在调试该系统单片THS1206 时, 将接1 号模拟输入引脚的信号频率设定为100 k Hz的正弦波, 2、3、4号模拟输入引脚接地, 将每个通道的采样频率设定为1 MHz, 通过在线测试工具观察采集信号波形, 发现两个常见问题:

(1) 1号通道采集的信号杂乱无章, 并非正弦波形;

(2) 1号模拟通道采集的数据无规律地串到相邻的2、3、4号通道。

分析问题 (1) , 可能为THS1206 参考电压不稳定所致, 通过示波器测试输出参考电压REFOUT, 发现其输出电压值为5 V脉冲波形, 将该引脚下拉10 μF电容后, 问题 (1) 解决, 但问题 (2) 一直呈现, 初步分析为读THS1206 的FIFO流水线出问题, 在检查FPGA读写时序与流程无误的情况下, 用示波器联合测试CS0 与W/R引脚, 发现CS0 选通时下拉为0 电平的信号波形出现毛刺, 可能由于PCB布板或EMI等原因引起, 将CS0 引脚下拉68 p F电容后问题 (2) 解决。

此外在调试过程中也发现与解决一些其他问题, 总的来说, 虽然FPGA编程控制时序与其他微处理器相比比较复杂, 但只要FPGA控制的读写时序正确, 调试THS1206 中出现的问题多因硬件原因产生。

6 结论

本论文以设计需求为出发点, 介绍一种多通道同步高速数据采集系统, 指出该系统设计过程中产生的问题及解决方法。该系统可实现12 通道同步高速数据采集, 经测试每通道最大采集速率可达1.2 MSPS, 此外, 根据FPGA并行处理的特点, 可根据需要增加或减少数据采集的通道, 对于设计其他多通道数据采集与处理系统具有一定的参考价值。

摘要：针对声呐多波束扫描成像系统的特点, 设计了以FPGA为核心处理器, 以多片THS1206模/数转换器为采集芯片的多通道数据采集系统, 解决对12路数据的同步高速采集问题, 方案外围电路结构简单可靠, 易于扩展, 设计的水下数据采集系统速度快、功耗低、精度高, 可同时采集多路水下信号。对设计其他多通道数据采集与处理系统具有一定的参考价值。

关键词：THS1206,数据采集,FPGA,以太网数据传输系统

参考文献

[1]田坦.声呐技术[M].2版.哈尔滨:哈尔滨工程大学出版社, 2010.

[2]陈嵩锐.便携式多波束测深仪多通道数据采集与处理系统[D].哈尔滨:哈尔滨工程大学, 2005.

[3]汤小为, 汤俊, 彭应宁.数字阵列雷达并行信号处理算法及实现[J].信息与电子工程, 2009, 7 (4) :294-299.

[4]方浩俊.声呐信号实时处理板的研制[D].西安:西安电子科技大学, 2007.

[5]Texas Instruments.THS1206[R/OL].[2013-01-16].http://www.docin.com/p-582721857.

高速同步采集论文 第6篇

数据采集器是一种具有现场实时数据采集、处理功能的自动化设备。?数据采集器一般分为两种, IC卡数据采集器和条码数据采集器。它们将数据自动识读并自动输入计算机, 是以计算机技术和通信技术的发展为基础的综合性技术。

根据数据采集器的使用方式不同, 大体上可分为两类:在线式数据采集器和便携式数据采集器。在线式数据采集器大部分直接由交流电源供电, 一般是非独立使用的, 在采集器与计算机之间由电缆联接传输数据, 不能脱机使用。便携式数据采集器是集激光扫描、汉字显示、数据采集、数据处理、数据通讯等功能于一体的高科技产品, 它相当于一台小型的计算机, 将电脑技术与条形码技术完美的结合, 利用物品上的条形码作为信息快速采集手段。本文介绍的是一种基于USB2.0的便携式的数据采集器。

2 基于USB2.0的同步高速数据采集器

随着计算机技术的迅速发展, 对外部总线速度的要求越来越高。通用串行总线 (Universal Serial Bus, 即USB总线) 凭借其即插即用、热插拔以及较高的传输速率等优点, 成为PC机与外设连接的普遍标准。2000年发布的USB2.0版本, 其面向高数据率传输的场合, 支持480Mbps的传输速度, 并向下完全兼容USBl.1协议。在实际应用中, 通常会遇到一些突发信号, 需要对其进行高速采集, 对数据进行高速传输, 所以USB2.0标准自然成为首选。

2.1 核心控制器——CY7C68013芯片

本设计以Cypress公司的EZ-USB FX2系列中的CY7C68013芯片作为核心控制器, 设计开发了一种基于USB2.0标准的高速同步数据采集器, 是目前市面上符合USB2.0标准的USB控制器之一。与其它同类芯片相比, 它提供了4KB的FIFO和一个功能十分强大的GPIF (General Programmable Interface) 模块。后者相当于一个可编程状态机, 正是由于它的存在, 使得CY7C68013比其它同类芯片具有强大的互联能力。

2.2 同步高速数据采集芯片——AD7862

AD7862是AD公司推出的高速、低功耗、双极性12位的A/D转换芯片, 其中包含了两个独立的快速ADC模块 (允许同时采样和转换两路信号) 、4路模拟输入信号 (VAl、VA2、VBl、VB2) 、2.5V的内部电压基准以及一个12位的高速并行接口。芯片正常运行时功耗只有6 0 m W, 当使用节电方式时, 只有50μW, 对于自带电源的USB设备这种低功耗无疑是一种优点。每个ADC都有一个两通道的多路选择器, 芯片通过地址信号A0分别选通VAl、VA2或VBl、V B 2, 当一个C O N V S T信号到来时, 同时转换地址A0选中的两路信号。

3 硬件设计和软件设计

传统的高速数据采集卡一般都采用PCI总线设计, 但是笔记本电脑以及大部分便携式设备是没有PCI插槽的。利用USB2.0技术, 不仅保证了较高的数据传输率, 同时还具有便携和无需外加电源等优点。该硬件的工作原理是:在GPIF模块的控制下, 由AD7862对目标进行等间隔采样, 然后将采样结果通过GPIF传送到CY7C68013的内部FIFO中缓存;当采集一定量的数据后, CY7C68013自动将数据打包 (不需要8051的介入) , 通过USB总线传输到PC机中进行数据处理。由于有GPIF的硬件支持, CY7C68013中的8051内核只是在很少的时间内, 对控制进行了辅助处理, 大部分工作由GPIF硬件完成。这样8051还可以与其他外设进行互联等工作。在高速数据采集器上附加了两路RS-232接口, 用于将数据和高精度智能测深仪的数据中转到主控计算机上, 大大方便了新近推出的笔记本电脑与传统外设之间的联系。主控制器采用AT89C52芯片, 利用7032将脉冲信号采样, 经过C P U的处理将数据存储到EEPROM芯片中, 数据通过红外信道上传到掌上电脑中, 对于CY7C68013来说, 其配置和固件都是软的, 存储在外部的E2PROM中, 上电时从I 2 C总线自动装载到片内RAM中, 修改起来十分方便, 便于固件升级。由于CY7C68013提供了丰富的I/O口, 所以进行功能扩展也是很方便的, 例如增加一个GPIB数据口等。

在数据采集器的软件设计中主要用到SmallRTOS51多任务操作系统。Small RTOS是一个源代码公开的多任务实时操作系统, Small RTOS 51是其在8051系列处理器上的移植 (使用Keil C51) 。Small RTOS可以简化那些复杂而且时间要求严格的工程的软件设计工作。

Small RTOS有以下的特点:

(1) 公开源代码。只要遵循许可协议, 任何人可以免费获得源代码。

(2) 可移植。尽量把与CPU相关部分压缩到最小, 与CPU无关部分用ANSI C编写。

(3) 可固化。Small RTOS为嵌入式系统设计, 如果有固化手段, 它可以嵌入到产品中成为产品的一部分。

(4) 占先式。Small RTOS可以管理17个任务, 用户最多可以使用16个任务, 每个任务优先级不同。

(5) 中断管理。中断可以使正在执行的任务挂起。如果优先级更高的任务被中断唤醒, 则高优先级的任务在中断嵌套全部退出后立即执行。中断嵌套层数可达255层。如果需要, 可以禁止中断嵌套管理。

(6) RAM需求小。SmallRTOS为小R A M系统设计, 因而R A M需求小, 相应的, 系统服务也少。

目前, Small RTOS的最新版本为1.20.0。可以进行任务的建立、删除、动态内存分配等操作。

4 结语

数据采集器提供了快速、准确地进行数据采集输入的有效手段, 解决了由于计算机数据人工输入速度慢、错误率高等造成的“瓶颈”难题。数据采集器广泛运用于订货、销售、盘点和库存管理、物流管理以及企业信息化管理等方面。目前, 已经成功地将无线传输技术应用到便携式数据采集器中。无线数据采集器则将普通便携式数据采集器的性能进一步的扩展。这种无线数据采集器, 可以把现场采集到的数据实时传输给计算机。相比普通便携式数据采集器又更进一步的提高了操作员的工作效率, 使数据从原来的本机校验、保存转变为远程控制, 实时传输。随着电子技术的日新月异, 便携式数据采集器也处在不断更新的阶段中, 它将不断向小型化、微型化、智能化方向发展, 为人们的生活和工作带来更多的便利。

摘要：本文首先介绍了数据采集器的基本概念、作用和分类。通过对数据采集器中重要芯片的介绍, 引出了基于USB2.0的便携式数据采集器的硬件和软件设计思路。最后描述了便携式数据采集器的发展情景。

关键词：数据采集,自动识别,条码,数据终端

参考文献

[1] 尹刚, 叶英植, 王剑钢.移动式数据采集器中文人机交互模块的实现[J].电子器件, 2005 (2) .

[2] JanAxelson.USB大全[M].北京:中国电力出版社, 2001.

[3] 代晶, 王淑波等.EZ—USB芯片的开发与应用[J].现代科学仪器.

WSN数据采集时间同步算法研究 第7篇

WSN (Wireless Sensor Networks, 无线传感器网络) 作为一种分布式信息获取平台, 能够实时感知、采集和处理网络覆盖区域中各种检测对象的信息, 并将这些信息发送给接收者, 以实现指定范围内的目标检测与跟踪, 具有展开快速、抗毁性强等特点[1]。由于WSN的多样性应用, 对WSN节点的时间同步性就有多样性的要求, 如在地震波监测系统中, 由于地震波数据的时间相关性很强, 要求各采集节点之间开始采集数据的时间误差不能超过1 ms;在设备监测系统中, 采集信息的时间同步精度决定着所检测设备健康状态的准确度等, 故数据采集时间同步是实现WSN实践应用的重要技术。

目前WSN时间同步算法主要有RBS[2]、TPSN[3]、FTSP[4]、DMTS[5]、Tiny Sycn、Mini Sync[6]算法等。然而这些算法大部分是针对WSN整体网络时间同步的, 直接移植到数据采集时间同步上会产生同步精度、累计误差和延时问题。针对该问题, 笔者在研究WSN时间同步算法的基础上, 提出一种新的同步算法——延时时间广播同步 (Delay Time Broadcast Synchronization, DTBS) 算法, 并将该算法初步应用于基于WSN的某洗煤厂设备点检系统中, 取得了较好的效果。

1 WSN相关研究

1.1 基于WSN的洗煤厂设备点检系统结构

基于WSN的某洗煤厂设备点检系统包括分布式传感器节点 (群) 、Sink节点、交换机、地面环网、调度指挥中心和用户界面, 其结构如图1所示。其中分布式传感器节点通过各种方式大量部署在被感知的电动机外壳上, 这些节点通过自组织方式构成无线网络, 以协作的方式感知、采集和处理网络覆盖区域内的电动机振动信号, 以实现对电动机振动信号在任意时间的采集、处理和分析功能。调度指挥中心通过分析采集的数据来了解全部设备和单一设备的运行状况。数据采集的时间同步性要求成为数据分析的重要影响因素。

1.2 WSN时间同步算法

在现有的WSN时间同步算法中, DMTS算法[5]结合在链路层打时间戳的技术, 未考虑发送时间和访问时间的影响, 算法简单, 通信开销小, 但同步精度相对较低;RBS算法[2]利用无线信道的特性, 参考节点相对于所有同步节点将同步消息发送到物理信道上, 去除了发送时间和访问时间带来的时间同步误差, 采用统计方法获得接收节点间时间差异的平均值, 并采用最小平方的线性回归法估计时钟频率和时钟偏差, 其缺点是交换次数多, 当节点数量大时, 计算开销也非常大;TPSN算法[3]在MAC层消息开始发送到无线信道的时刻才给同步消息加上时标, 消除了访问时间带来的时间同步误差, 缺点是一旦根节点失效就要重新选择根节点, 增加了计算量和能量开销, 并且同步误差随着跳数的增加而呈线性增长。

考虑到洗煤厂WSN对振动信号采集的时间同步精度较高、同步算法开销较低、能量消耗较小的要求, 结合现有WSN时间同步算法提出DTBS算法。

2 DTBS算法原理

WSN节点之间的同步是交换同步消息来实现的。同步消息的交换过程[7]可分为6个部分: (1) 协议发送时延; (2) 信道空闲检测时延; (3) 发送时延; (4) 传输时延; (5) 接收时延; (6) 接收处理时延。除了传输时延外, 其它时延可以通过节点的晶振中断计数实现。晶振的振荡频率误差和初始计时时刻的不一致使得WSN各节点时钟不同步, 但是晶振的频率在短时间内是相对稳定的, 如何利用晶振的相对稳定实现数据采集的时间同步是提出DTBS算法的前提。在减小受初始时刻不一致影响的情况下, 让参与数据采集的WSN节点在短时间内同时采集数据, 可以提高采集数据的时间同步精度。

洗煤厂车间范围不是很大, 障碍物比较多, 采集节点都在广播节点的通信范围内。在单跳机制下, 同步节点与参考节点按照DTBS算法实现时间同步的过程如图2所示, 其中节点1为参考节点, 节点2为同步节点。设节点1的广播延时时间戳为ΔT, 它通知节点2在ΔT时间单位后开始采集信息, 同时节点1本身的计时器开始计时, 将在ΔT时间单位后开始采集信息;广播消息经节点1的发送延时、传输延时和节点2的接收延时后到达节点2, 节点2接收到ΔT后计算广播消息延时时间Δt (Δt=Δt1+Δt2+Δt3+Δt4+Δt5+Δt6) , 在 (ΔT-Δt) 个单位时间后采集信息, 节点2的计时器开始计时, 然后发送确认消息给节点1。这样节点1在ΔT、节点2在 (ΔT-Δt) 个时间单位后就可以实现同步采集了。

3 DTBS算法的延时补偿和误差分析

3.1 延时补偿

根据DTBS算法的实现过程, 参考节点和同步节点能否准确实现同步, 与参考节点的计时ΔT个时间单位和同步节点计时 (ΔT-Δt) 个时间单位有直接关系, 而不受这两种节点本地时钟的影响。对于消息延时时间Δt的6个组成部分来说, 受系统和处理器的影响, 可近似认为协议发送延时与接收处理延时相等, 即Δt1=Δt6;信道空闲检测延时是链路层协议等待信道空闲的时间, 与低层MAC 协议密切相关, 受网络中流量影响很大, 由于节点采集的数据长度为N, 所以等待信道的最长时间是长度为N的数据的发送时间, 则Δt2可近似为N个数据除以发送数据的速率;受包长和物理层发送速度的影响, 可近似认为发送延时和接收延时相等, 即Δt3=Δt5;传输延时在无线环境下等于参考节点与同步节点之间的距离除以电磁波速度, 由于数据采集节点之间的距离小于100 m, 则有Δt4≤0.3 μs。

由于参考节点和采集节点是同样的节点, 可采用估计补偿的方法用同步节点的定时器计算出参考节点的时间延时, 可得Δt=Δt2+Δt4+2Δt5+2Δt6。

3.2 误差分析

WSN节点的物理时钟通过对内部晶振中断计数实现。根据WSN节点的物理时钟模型, 任一节点i在物理时刻t的时钟读数t (i) 可表示为

undefined

式中:α为晶振的频率偏差, α=fi/fo, fi为节点的实际频率, fo为节点的标准时钟频率;t0为同步时刻;β为时间偏差。

由于采集数据同步与节点的物理时刻无关, 因此只考虑晶振偏振对同步精度的影响。因节点中的晶振存在制造误差, 通常情况下fi和fo不相等, 有1-ρ≤α≤1+ρ, 其中ρ为绝对频差上界, 由晶振生产厂家标定, 一般有10-6≤ρ≤100×10-6[8]。洗煤厂设备点检系统的WSN节点中采用CC2430, 时钟频率选为32 kHz。根据CC2430内晶振的标准[9], 其ρ的上限为40×10-6～50×10-6, 也就是说WSN节点的时钟频率为32 kHz时, 其时钟每秒最多会产生40～50 μs的时间误差。

4 DTBS算法的优势

4.1 同步开销

同步开销用发送信令包和接收信令包的次数来衡量。设广播域内有1个参考节点、n个同步节点, 同步节点都在参考节点的广播范围内。各算法的同步开销如表1所示。

表1中, K为时间记录的次数, K越大, RBS算法的同步精度越高。可见, DTBS算法和DMTS算法同步开销相同, 比RBS、TPSN这两种算法的同步开销要小很多。

4.2 同步过程延时和能量消耗

WSN节点的能量消耗主要体现在发送、传输和接收过程。在相同条件下, 可以用发送、接收的次数来比较各算法的能耗:DTBS算法与DMTS算法相比, 都是通过一次广播同步消息使同步节点同步的, 因此, 两者有同样的时间同步过程延时和能量消耗;与RBS算法相比, DTBS同步过程中同步节点之间不需要交换接收时间戳来实现时间同步, 减少了RBS算法中接收节点之间交换接收时间戳所需的延时和能量消耗。因此, DTBS算法比RBS算法建立同步过程的延时小, 能量消耗也就比RBS算法小得多;与TPSN算法相比, TPSN算法是双向信息交换, DTBS算法是单向同步信息交换, 其延时要比TPSN算法小, 能量消耗也小。

4.3 同步精度比较

DTBS算法考虑了同步消息传输过程中所有延时对同步的影响, 虽然没有消除发送时间和访问时间带来的误差, 但是通过估计补偿算法将各时间延时转化为晶振中断计数对同步的影响。可知WSN节点时钟每秒最多会产生40～50 μs的时间误差, 而在DTBS算法中, 即使有1 s的延时误差, 同步精度也可达到微秒数量级, 符合振动信号的采集要求。

与DTBS算法相比, DMTS算法不考虑无线信号的传播延时, 同时存在时钟偏差, 同步精度要比DTBS算法低;RBS算法和TPSN算法抵消了发送时间和访问时间, 其时间同步精度比DTBS算法高, 但消息交换量大且计算复杂。

5 结语

针对基于WSN的洗煤厂设备点检系统对电动机振动信号数据采集时间同步的要求, 提出一种计算相对简单、能量消耗较低的DTBS时间同步算法, 通过分析发现该算法的同步误差小于100 μs, 满足对振动信号同步采集的要求。将该算法写入以MSP430为控制器、以CC2430为发射模块控制器的WSN节点中, 其有效性在洗煤厂设备点检系统中得到初步验证。本文仅验证了该算法在同步采集中有效, 能否将该算法推广到WSN整体同步将是下一步的研究目标。

参考文献

[1]彭木根, 王文博.协同无线通信原理与应用[M].北京:机械工业出版社, 2009.

[2]ELSON J, GIROD L, ESTRIN D.Fine-grainedNetwork Ti me Synchronization Using ReferenceBroadcasts[C]//Proceedings of the Fifth Symposiumon Operating Systems Design and I mplementation, 2002, Boston:101-103.

[3]GANERI WAL S, KUMAR R, SRIVASTAVA M B.Ti ming-sync Protocol for Sensor Networks[C]//Proceedings of the 1st International Conference onEmbedded Networked Sensor Systems, 2003, NewYork:211-214.

[4]MAROTI M, SI MON G, LEDECZI A, et al.ShooterLocalization in Urban Terrain[J].IEEE ComputerSociety, 2004, 37 (8) :60-61.

[5]PING S.Delay Measurement Ti me Synchronization forWireless Sensor Networks[R].Berkeley:IntelResearch Berkeley Lab, 2003.

[6]SICHITI U M L, VEERARITTIPHAN C.Si mpleAccurate Ti me Synchronization for Wireless SensorNetworks[C]//IEEE Wireless Communications andNetworking Conference, 2003, New Orleans:98-99.

[7]MIKL幃S M, BRANISLAV K, GYULA S, et al.Flooding Ti me Synchronization in Wireless SensorNetworks[C]//Proceedings of Wireless Communi-cations and Networking Conference, 2004, Atlanta.

[8]VIGJ R.Introduction to Quartz Frequency Standards[R].Aberdeen:Army Research Laboratory, 1992.

高速同步采集论文 第8篇

1 系统组成

多通道水声同步光纤采集系统采用上位机和下位机模式, 上位机放置在岸上, 用于光电变换和信号存储分析;下位机放置在水里面, 负责将8路水听器的模拟信号进行同步采集和电光变换。上位机和下位机之间用一根光纤进行连接, 可以将水下的信息实时传输到岸上进行存储和分析。

2 硬件设计

2.1 下位机设计

下位机位于海底, 要求体积小、重量轻, 还要便于密封。同时由于工作在海底, 对设备供电非常困难, 需要将下位机的功耗设计到最低, 因此在器件选择时尽量选择低功耗器件, 同时电源部分采用DC/DC, 尽量降低功率损耗和发热。

下位机原理框图如图1所示。

8路水听器的模拟信号经过滤波放大后进入A/D变换器的8个输入通道, FPGA控制A/D变换器的工作时序, 并将A/D采样后的16位并行数据读出, 然后进行复用和8B/10编码, 最后经过电光变换后变成1路光信号输出。

A/D转换器采用MAXIM公司的MAX11049芯片, 该芯片具有8个通道的A/D转换器, 采样位数为16 bit, 采样速率可达250 ksps[2]。芯片每个通道都配有跟踪保持电路, 保证了每个通道的同时采样。该芯片每路AD输入范围为0 V~+5 V, 输入阻抗高达1 GΩ。A/D转换器时序图如图2所示。

由MAX11049时序图可知, 需要有等控制信号, 这些信号可以由价格便宜的FPGA来实现, 并且实现方法简单。FPGA输出的CONVST信号为低电平时MAX11049芯片内部的8个通道同时对外部输入的模拟信号进行采集, 当CONVST信号从低电平变为高电平时进行抽样, 然后进行编码转换, 当转换完成后时钟来读取芯片内部经过转换后的8通道数据, 在读数据的同时A/D转换器又开始新一轮的采集, 周而复始, 实现对外部水听器模拟信号的连续采集。

FPGA读第一个时钟低电平读出的16位并行数据为通道1经过采样后的数据, 第2个时钟低电平读出的16位并行数据为通道2经过采样后的数据, 依次类推。FPGA读出数据后将数据存入FIFO中, 然后读完8个通道数据后将8通道的所有数据按照一定的帧结构进行打包, 然后经过8B/10B编码后进行并/串转换输出1路高速的数字串行数据, 该高速数据经过电/光转换电路将电信号变成光信号在光纤中进行传输。

由于下位机是工作在海里, 本采集存储系统采用光电混合缆从岸上将高压直流电传输到下位机, 下位机再用DC/DC转换出设备所需的+5 V和+3.3 V电源。本设计采用的是德州仪器 (TI) 公司的LM5015芯片, 该芯片输入电压范围宽, 从4.25 V~75 V均可, 输出电压范围在1.26 V~37 V, 输出电流可达1.4 A, 完全满足本设计的要求[3]。LM5015的原理图如图3所示。

2.2 上位机设计

上位机设计为PCI板卡形式, 插于计算机PCI接口。光信号经过光/电转换后变成1路高速的数字信号, 然后通过CDR时钟恢复提取, 进入到FPGA进行处理。电脑通过PCI接口实时读取板卡中的数据信息到缓存中, 一方面将数据写入硬盘, 另一方面通过软件实时分析处理数据以及波形显示。上位机原理框图如图4所示。

FPGA按功能分为数据处理模块、CPU模块、和PCI总线控制模块三部分。数据处理模块完成串行数据信号的串/并转换、以及10B/8B解码, 恢复出A/D转换器的原始数据, 写入到FIFO中。CPU模块主要完成数据总线的交互, 分别对数据处理模块的FIFO和PCI总线控制模块读写数据, CPU采用Altera的NIOS II软核。PCI总线控制模块接在Avalon总线上, 可以直接通过Avalon总线命令读写数据。对于CPU模块和PCI控制模块都可以由Altera公司提供的Quartus II软件自带的Qsys来设计。Altera提供了丰富的IP核, 通过Avalon总线连接成一个完整的系统, 可以大大缩短开发周期。

3 上位机软件设计

上位机软件由前台显示软件和后台数据库组成, 前台显示软件基于Microsoft Visual C++开发平台和Windows XP操作系统, 全图形界面, 使用方便, 可以实时显示8路数据的模拟波形;后台数据库采用SQL Server进行设计, 提供完备的数据库安全性和大容量的数据存储等管理[4,5]。

4 主要技术指标

多通道水声同步采集存储系统经测试, 可以达到如下技术指标:

输入信号频率:20 Hz~40 k Hz;

输入幅度:0 V~+5 V;

信噪比:91 d B;

失真度:0.05%;

传输距离:80 km。

5 结束语

本设计采用同步采集技术, 将8通道水听器的模拟信号同步采样, 通过光纤远距离传输到岸上平台, 并实现了信号的实时监测及存储, 在PC端编写相关的分析软件, 即可对水下水听器信号进行实时分析处理。

参考文献

[1]刘敏, 惠力, 杨立, 等.水声传感器网络及其在海洋监测中的应用研究[J].山东科学, 2010, 23 (2) :22-27.

[2]Maxim Integrated Products.Data Sheet MAX11049 8-Channel, 16-Bit, Simultaneous-Sampling ADCs[Z].2011.

[3]Texas Instruments Incorporated.LM5015 High Voltage Monolithic Two-Switch Forward DC-DC Regulator[Z].2013.

[4]谭思亮, 邹超群.Visual C++串口通信技术[M].北京:人民邮电出版社, 2003.

高速同步采集论文 第9篇

利用环境中的能量及人力发电为便携式微功率电器及无线传感器等提供实时的电能供给已成为国际上的一个研究热点。压电发电由于其自身的优点, 成为目前新型发电方式中的一个研究热点。

科学家对压电效应产生的电荷的采集进行了研究。传统的能量采集电路由全波整流桥和一个电容以及负载构成。标准能量采集电路只有在最优负载才能取得最大功率输出, 而且能量捕获效率较低[1]。Ottman和Lesieutre[2]提出了通过DC-DC转换电路来提高能量采集效率的方法。Lefeuvre等[3,4]设计了3种能量采集电路, 包括并联同步电荷存储技术、电感同步开关能量存储技术、串联SSHI技术。虽然与标准的能量采集电路相比, 上面3种技术的能量传输效率可提高很多, 然而大多数实现需要微处理器的支持。本文提出一种新的同步电荷提取单路的开关控制策略, 实现同步电荷提取技术。同时根据压电发电装置的等效电路模型, 研究了一种开关控制电路, 实现同步电荷采集, 并通过仿真比较该电路与标准能量采集电路的输出功率。

1 压电发电装置的理论模型

根据G.K.Ottman等人的研究表明, 振动压电元件是一个容性的器件[2], 它可以等效为一个正弦电流源Ip (t) 和内部电容Cp的并联, 其等效电路如图1所示。电流的极值随着压电片振动水平的不同而不同, 振动越强, Ip就越大, 但一般认为它的大小与外部的负载无关, 电流的频率和振动的频率一致。压电陶瓷产生的电荷量与电压呈正比关系, 电荷量和电压都是正弦曲线, 且其频率和周期相同, 仅幅值不同。

2 同步电荷提取技术

同步电荷提取主电路如图2所示, 由整流电路和反激电路组成。它由同步开关电路控制反激变换器的开关S的导通, 控制开关S的通断实现同步电荷提取。电荷的提取过程如图3所示的波形, 开关S在大部分时间内处于断开状态, 仅当压电片的电压达到极值时才闭合, 同步电荷提取也是从这时开始的。具体分为2个阶段:第一阶段开始时开关S断开, 随着施加在压电片上的弯曲应力不断增加, 积累在压电振子内部受夹电容Cp的电荷不断积累;当受夹电容Cp上的电荷达到峰值时, 开关S导通, 储存在压电片的受夹电容Cp上的电荷被转移至反激电路上的变压器电感L上, 实现了压电发电机向反激电路变压器的能量传输, 当电容Cp的电荷被完全转移后, 开关S断开。在此期间, 开关S导通的时间为0.25T, T为Cp-L振荡周期。S断开后, 电感L上储存的电能通过二极管D被转移至滤波电容Cr上, 变压器二次侧电流线性减小, 电感L上的电压不变。假定在整个能量传输过程中没有能量损失。

同步电荷提取电路有2个主要的特点。第一个特点是电路中的整流桥除了在发生电荷提取的一小段时间之外, 大部分时间都是断开的。在开关导通的这段时间里, 受夹电容Cp与变压器电感L组成振荡器的振荡电路, 周期相对于整个压电振子振动周期非常小, 这确保了压电发电机向存储元件的能量转移过程在一个振动周期成功地实现了。开关S导通时间为振荡周期:

第二个特点是输出功率与负载无关, 这是同步电荷提取电路最大的优点, 标准采集电路则要求在最优负载匹配时才产生最大输出功率。同步电荷提取电路输出功率为:

式中, f为压电发电机的振动频率, 表明输出功率与负载无关。

3 同步电荷提取电路开关控制策略仿真

本文用一个0.62 m A的正弦电流源并联一个250 n F的电容等效压电元件, 图4为同步电荷提取电路仿真模型。本文中的开关控制电路主要包括电压峰值检测电路和单稳态触发电路2个部分, 如图4虚线框A、B所示。根据同步电荷提取原理, 在压电陶瓷受夹电容Cp、电压Vp到达峰值时导通开关S, 且开关S导通时间一定, 刚好把在受夹电容里的电荷全部转移到反激电路中的电感L里, 因此控制开关导通尤为重要。图4虚线框A中的电压峰值检测电路由绝对值电路和峰值检测电路组成, 因为压电发电机的受夹电压为交流电压, 所以先要通过绝对值电路进行变换, 以便对电压Vp进行峰值检测, 峰值电路检测到电压峰值便会输出一窄脉冲, 表示此时为压电发电机的电压峰值时刻。图4中虚线框B为积分型单稳态触发电路, 此单稳态触发电路只有一个稳定状态, 在外加脉冲的作用下, 单稳态触发电路可以从一个稳定状态翻转到一个暂态, 该暂态维持一段时间又回到原来的稳态。图中单稳态触发电路的暂稳态持续时间可以由R12和C3进行调节, 可得到所需要的暂态持续时间。因此本文采用单稳态触发电路实现对开关器件S的导通及导通时间的控制, 由前面的峰值检测电路输出的窄脉冲上升沿触发单稳态触发电路就可实现对开关器件S的控制。此积分型单稳态触发电路的输出脉冲宽度为tw≈3R12C3, 由本文中的开关S导通时间公式 (3) 计算为T=78μs, 因此选取R12=12Ω, C3=2.2μF。

4 仿真结果与分析

PSIM是趋向于电力电子领域的仿真应用软件, 本文采用PSIM软件仿真。仿真波形结果如图5所示, 上边为仿真波形, 下边为在电压峰值时刻放大的仿真波形。图中V8为峰值开关控制电路产生的开关触发脉冲波形, Vp为压电受夹电容上的电波形, i0为反激变换器初级线圈上的电流波形, i4为反击变换器次级线圈电流波形, 基本上与理想波形相符合。在开关导通时次级线圈中无电流, 初级线圈中电流从零增至最大值到开关断开, 初级线圈中电流迅速衰减至零, 次级线圈给负载供电。

图6为分别对同步电荷提取电路与标准能量采集电路进行仿真得到的数据进行拟合输出功率曲线。同步电荷提取电路输出功率基本稳定在5.50 m W, 与负载的大小变化无关;标准能量采集电路的最大输出功率为1.521 m W, 对应最优负载为40 kΩ, 随着负载的增大, 输出功率有慢慢下降的趋势。同步电荷提取电路的输出功率大约为标准能量采集电路输出功率的3.616倍, 在实际中可能会存在各种形式的损耗, 而导致同步电荷提取电路的输出功率与仿真结果有所出入。

5 结语

本文基于压电同步电荷提取电路提出了一种新的开关控制策略, 分别对同步电荷提取电路和标准能量采集电路进行了仿真, 可知, 同步电荷输出功率稳定在5.50 m W, 而标准能量采集电路的最大输出功率为1.521 m W。通过仿真结果表明, 改进的同步电荷提取电路实现了较大功率输出, 且输出功率恒定与负载的变化无关。它的输出功率是标准能量采集电路的3.616倍, 验证了本文同步电荷提取电路控制策略的正确性。

参考文献

[1]唐可洪, 阚君武, 任玉, 等.压电发电装置的功率分析与试验[J].吉林大学学报, 2009, 39 (6) :1550～1553

[2]H.F.Hofmann, G.K.Ottman, G.A.Lesieutre.Optimized Piezoelectric Energy Circuit Using Step-Down Converter in Discontinuous Conduction Mode[J].IEEE Transactions on Power Electronics, 2002, 18 (2) , 696～703

[3]E.Lefeuvre, A.Badel, C.Richard, D.Guyomar.Piezoelectric Energy Harvesting Device Optimization by Synchronous Electric Charge Extraction[J].Journal of Intelligent Material Systems and Structures, 2005 (16) :865～876