论文题目：基于FPGA的大容量高速电路交换系统研究
摘要：随着网络通信技术的快速发展和数据信息量的不断增大,数据的通信能力对交换技术提出了更高的要求,尤其在通信领域,大容量高速数据的透明传输尤为重要,而这一特点决定了通信系统中的电路交换技术需要进一步优化来适应大容量高速数据的传输,因此研究大容量高速数据的电路交换系统对网络通信极其重要。本文根据校企合作项目“分复接分组交换与地面测试系统”中特殊需求,设计总交换速率为120Gbps的电路交换系统。本文在现场可编程门阵列硬件平台上设计大容量高速电路交换系统。首先对交换技术中的电路交换和万兆以太网技术进行深入研究,分析电路交换和万兆以太网发展趋势,重点分析电路交换工作原理,确定TST三级交换网络为本文交换方案,为保证交换网络的无阻塞特性,将交换过程抽象为矩阵变换模型,在此基础上研究三种调度算法的具体工作原理,根据统计信息进行比较,确定较优的改进算法为本文设计的调度算法。其次在研究万兆以太网的基础上,利用Vivado工具进行设计,调用Xilinx公司提供的万兆MAC核实现大容量高速数据的多MAC传输机制,对各个功能模块的FPGA实现提出具体方案,完成各模块的功能仿真验证。最后对系统进行板级验证,使用思博伦网络测试仪产生数据源,在ILA工具下对内部信号进行监控,通过网络测试仪专用测试软件中采集的收发包数情况和丢包情况分析系统的功能、性能,测试结果显示在满足系统要求的同时,数据传输与交换稳定。本文的创新之处有:提出一种基于FPGA的12×12电路交换系统设计方案,每路端口信息速率达10Gbps;采用改进的万兆MAC核例子工程进行大容量高速数据的传输,提高了数据传输的稳定性;交换网络中的寻径算法采用列优先排列的改进算法,完成各端口数据交换的路径选择,实现了系统无阻塞交换的功能。
关键词：交换技术;万兆以太网;电路交换;TST;FPGA
学科专业：电子与通信工程（专业学位）
摘要
Abstract
第1章 绪论
1.1 研究背景及意义
1.2 关键点研究分析
1.2.1 电路交换研究
1.2.2 万兆以太网技术研究
1.3 论文内容及章节安排
第2章 电路交换网络的结构及工作原理
2.1 TST交换网络
2.1.1 时间接线器
2.1.2 空间接线器
2.1.3 TST交换网络的组成结构及工作原理
2.1.4 TST交换网络阻塞计算
2.2 系统参数
2.3 本章小结
第3章 交换网络调度算法研究分析
3.1 交换网络矩阵模型建立
3.2 调度算法的设计思想
3.2.1 问题分析
3.2.2 算法设计思想
3.3 三种调度算法
3.3.1 高冲突值行优先排列算法
3.3.2 列优先排列算法
3.3.3 一种列优先排列的改进算法
3.4 三种调度算法比较
3.5 改进算法的实现
3.6 本章小结
第4章 大容量高速电路交换系统的FPGA设计与仿真
4.1 芯片选择与开发环境
4.1.1 芯片选择
4.1.2 开发环境
4.2 总体方案设计
4.2.1 概要设计
4.2.2 交换方案设计
4.2.3 万兆接口方案设计
4.3 各功能模块设计与仿真
4.3.1 复位模块设计与仿真
4.3.2 时钟模块设计与仿真
4.3.3 数据交换模块设计与仿真
4.3.4 万兆MAC模块设计与仿真
4.3.5 信令控制模块设计与仿真
4.4 信令及接续处理设计
4.5 本章小结
第5章 系统测试结果与分析
5.1 测试环境
5.1.1 硬件测试环境
5.1.2 软件测试环境
5.2 系统测试结果与数据分析
5.2.1 IBERT测试
5.2.2 ILA测试
5.2.3 万兆数据传输测试与分析
5.2.4 大容量高速电路交换测试
5.3 本章小结
结论
参考文献
致谢