第一篇：数字钟设计课程设计
数字钟课程设计
南 昌 大 学
数字电路与逻辑设计实验报告
姓
名：
付
容 学
号：
6100212236 学
院：
信息工程学院 班
级：
电气信息I类126班 实验名称：
数字钟设计
一、实验目的
1、熟悉数字系统的分析和设计方法;
2、熟悉根据任务的要求合理选择集成器件的方法;
3、学习和掌握数字钟的工作原理及设计方法，并且通过对数字钟的制作
进一步了解各种中、小规模集成电路的功能及使用方法;
4、学习使用protel软件进行电子电路的原理图设计、印制电路板设计;
5、初步掌握PCB板的制作流程及其工艺;
6、掌握数字系统的调试方法;
7、提高检查故障和排除故障的能力。
二、实验任务
利用中、小规模集成电路设计并制作一个数字显示时、分、秒的时钟，应具备如下功能：
1、能进行正常的时、分、秒计时功能，以数字形式显示时、分、秒的时间;
2、时应以24小时计时周期，计数序列为00—23;
3、计时出现误差时能校正，可以分别对时和分进行校正。
三、实验器材
计算机、protel软件、555定时器一个、6个74LS16
1、3个74LS90、个74LS
48、6个数码管、若干个74LS00和74LS0
4、电源、开关。
四、实验原理
1、电路的总体原理框图
数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它
2、数字钟的构成
的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能。因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、振荡电路组成。数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。由于计数的起始时间不可能与标准时间(如北京时间)一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使振荡电路构成数字钟。
⑴555振荡电路
555定时器振荡电路给数字钟提供一个频率稳定准确的1KHz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了555振荡电路。
⑵分频器电路
分频器电路用74LS90芯片将1kHz的高频方波信号经3次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。
⑶时间计数器电路
时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。 ⑷译码驱动电路
译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。
⑸数码管
数码管通常有发光二极管(LED)数码管和液晶(LCD)数码管，本设计提供的为LED数码管。
3、数字钟工作原理
数字电子钟的原理方框图如上图，该电路系统由秒信号发生器、“时、分、秒”计数器、译码器及数码显示管、校时电路、整点报时电路等组成。秒信号发生器是整个系统的时基信号，它直接决定计时系统的精度，本实验用555定时器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用六十进制计数器，每累计60秒发出一个“分脉冲”信号，该信号作为“分计数器”的时钟脉冲。“分计数器”采用六十进制计数器，每累计60分钟发出一个“时脉冲”信号，该信号作为“时计数器”的时钟脉冲。译码显示电路将“时”、“分”、“秒”计数器的输出状态经七段显示译码器译码，通过LED七段共阴极数码显示管显示出来。整点报时电路是根据计时系统的输出状态产生脉冲信号，然后去触发一音频发生器实现报时。校时电路是用来对“时”、“分”、“秒”显示数字进行校对调整的。
五、实验设计方案
1、六十进制计数器电路
由两片74160构成的六十进制计数器如下图所示。首先将两片74160构成一百进制计数器，然后采用整体置数法接成六十进制计数器。电路的59状态译码产生LD'=0信号，同时加到两片74LS161上，在下一个计数脉冲(第60个计数脉冲)到达时将0000同时输入两片74LS161中，从而得到六十进制计数器。进位输出可有门电路G的输出直接得到。
2、二十四进制计数器电路
由两片74LS161构成的二十四进制计数器如下图所示。首先将两片74160构成一百进制计数器，然后采用整体置数法接成二十四进制计数器。电路的23状态译码产生LD'=0信号，同时加到两片74LS161上，在下一个计数脉冲(第24个计数脉冲)到达时将0000同时输入两片74LS161中，从而得到二十四进制计数器。
3、秒信号发生器电路
秒信号发生器是整个系统的时基信号，它直接决定计时系统的精度，本实验用555定时器来实现。先将555定时器的
2、6管脚连在一起构成施密特触发器，然后再通过RC积分电路构成多谐振荡器。接入电路的二极管D
1、D2使电容C1的充电电流和放电电流流经不同的路径，充电电流只流经R1，放电电流只流经R2，因此电容C1的充电时间为
T1=R1C1Ln2 电容C1的放电时间为
T2=R2C1Ln2 输出脉冲的占空比为
q=R1/(R1+R2) 若取R1=R2=71千欧然后与一个2千欧的电位器串联，则电路的振荡周期为
T=T1+T2=1s
4、校时电路
校准电路实质上是由一个555定时器接成的频率为1KHz的多谐振荡器，如下图示。从图中可知，秒脉冲进入计数器，数字钟正常工作。校时时先按下按钮J2，若按下J2则10Hz脉冲信号进入分计数器的个位，而分脉冲被阻止进入，因而较快的校准分计数器的计数值;若按下J1则100Hz脉冲信号进入时计数器个位，而时脉冲被阻止进入，因而较快的校准时计数器的计数值。
5、译码显示电路
译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译变成相应的数字。用于驱动LED七段数码管的译码器为74LS48。由74LS48和LED七段数码管组成的数码显示电路如下图所示。将“秒”、“分”、“时”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字的显示。在译码器输出与数码管之间串联的为限流电阻。
六、实验总电路图
Multisim仿真原理图
七、实验仿真结果
1、1kHz脉冲信号：
2、秒时钟：
3、分时钟：
4、时时钟：
5、实验总仿真图：
八、实验总结
1、仿真过程中遇到的问题及解决方法 刚接到数字钟这个实验设计的时候，感觉脑子中一片混乱，理不出来一个清晰的思路。但是我先看了一遍课本，充分理解、熟悉课本中所讲的每个集成芯片的功能和它们的接法，然后又查阅了相关的资料。经过这个过程之后，我构思出来了数字钟大致的电路图和所要用到的集成芯片。但是在真正设计、画电路图的时候却不断出现了一些细节问题。比如用74LS161芯片构成60进制计数器后，在Multisim里找不到实验室用到的CD4511BE型号的译码器，那我该如何选合适的译码器进行译码?用555定时器产生1Hz的秒脉冲信号后，在保证原理图一定正确的情况下，为什么数码管一直显示0，不会走数字呢?24进制的地方为什么仿真结果总是会有些不对，从09变成10的时候中间会有一个类似于“8”一样的数出现，使得24进制与60进制不能同步进行，总是慢一秒?。于是我又去查资料，并请教了一些同学、老师才逐渐掌握了解决这些问题的方法，最后将问题一个个的击破了。经上网百度后，我知道用74LS48译码比较合适;问同学、老师后，我知道1Hz数码管能走数字，但是周期太长，所以将555定时器改成1KHz的才能很直观的看到实验仿真结果;在24进制的个位上加一个非门后就能实现正常功能。经过几次修改完善之后，我的设计仿真终于做出来了。
2、画protel原理图遇到的问题
①用单刀双掷开关实现校时电路时发现所选开关没有封装，后来经老师点拨在“元件库”中查找到了带封装的单刀双掷开关;
②不知道花PCB板的时候需要在板子的某个角落放总电源，否则整块板子无法供电使用，就连555定时器也需要电源驱动才能正常产生脉冲信号，加个电源开关更能使整个电路设计的合理、规范;
3、心得体会
此次的数字钟设计重点在于理论设计、对各种集成芯片的应用和电路本身的原理的熟悉,与电路的仿真和实际的连线有很大的差距。在此次的数字钟设计过程中,让我更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。在连接六十进制及其进位输出和用555定时器构成多谐振荡器的接法中,熟悉了逻辑电路及其芯片各引脚的功能,在电路出错时能准确地找出错误所在并及时纠正。
这次电子课程设计让我收获很大，通过这次的设计实验进一步地增强了实验的动脑、动手能力。让我体会到了学习知识时理论联系实际的重要性，并发现自己的知识面是很窄的，对很多简单的理论问题都比较难于解决，更别说实际的的问题了。所以，以后遇到这种动手操作的能力我一定要格外重视，并且努力完成它，争取做到最好的效果。
第二篇：数字钟课程设计
晶体振荡器电路
晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的脉冲，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。 分频器电路
分频器电路将32768Hz的高频方波信号经74LS4060和74LS250的二分频的分频后得到1Hz的方波信号，可以供秒计数器进行计数。分频器实际上也就是计数器。 时间计数器电路
时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，时个位和时十位计数器可以设计为12进制计数器或者24进制计数器，我们这里根据自己的意愿设计成24进制计数器。 译码驱动电路
译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。 数码管
数码管通常有发光二极管(LED)数码管和液晶(LCD)数码管，本设计采用的为LED数码管。
各单元模块设计和分析 晶体振荡器电路
晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。
图2 晶体振荡器电路图
分频器电路
通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。
通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。例如，将32767Hz的振荡信号分频为1HZ的分频倍数为32767(2于15极2进制计数器。 时间计数单元
时间计数单元有时计数、分计数和秒计数等几个部分。
时计数单元一般为24进制计数器计数器，其输出为两位8421BCD码形式;分计数和秒计数单元为60进制计数器，其输出也为8421BCD码。
本实验采取了74LS90 用两块芯片进行级联来产生60进制和24进制
秒个位计数单元为10进制计数器，无需进制转换，只需将Q0与CP1(下降沿有效)相连即可。CP0(下降没效)与1HZ秒输入信号相连，Q3可作为向上的进位信号与十位计数单元的CP1相连。
秒十位计数单元为6进制计数器，需要进制转换。将10进制计数器转换为6进制计数器的
15
)，即实现该分频功能的计数器相当电路连接，其中Q2可作为向上的进位信号与分个位的计数单元的CP0相连。
分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，也是分个位计数单元的Q3作为向上的进位信号应与分十位计数单元的CP0相连，分十位计数单元的Q2作为向上的进位信号应与时个位计数单元的CP0相连。60进制的连接如图4所示。 时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为24进制计数器，所以在两块74LS90构成的100进制中截取24，就得在24的时候进行异步清零。24进制计数功能的电路如图5所示。
图5 24进制计数器电路
主要参考文献
《电子技术基础》
康华光
高教出版社 《电子线路设计、实验与测试》
谢自美
华中科技大学出版社 《电子技术实验》
汪学典
华中科技大学出版社 课程设计摘要 中文摘要
此次课程设计以数字钟为例，全面的利用了所学的知识，设计出了生活中常见的东西。数字钟主要有多谐振荡器、分频器、 计数器、 译码器组成。 主要芯片有74LS90、CC4511。有多谐振荡器产生约1Mz信号脉冲。满24计数器自动复位 ，从而实现24 小时计时。
关键词：多谐振荡器、分频器、 计数器、74LS90 英文摘要 This design report in detail the digital clock .Making using of our comment study .The digital clock is made of multivibrator type oscillator 、divider、counter. Following chips 74LS90 CC4511.When the hour counter reaches the summit of 24,it will return to the beginning point .So ,the whole day is counted . Key word: multivibrator 、divider、 74LS90
第三篇：电子技术课程设计 数字钟的设计
《电子技术》课程设计报告
《数字钟的设计》
专业：自动化
班级：14级自动化品牌一班
学号：20140632
姓名：付岩
指导教师：邬祥忠李振声
完成日期：2016年6月9日
一、设计题目 “数字钟的设计”
二、技术要求
1、设计一台能显示“秒”“分”“时”的数字钟，要求24小时为一计时周期。
2、当电路发生走时误差时，要求电路具有校时功能。
三、使用的元器件和电源 元器件：
1、七段显示译码器7448
2、数码管7SEG-DIGITAL
3、定时器NE555
4、十进制计数器74LS160
5、二输入与非门74LS00
6、非门74LS04
7、电阻100k 9C08052A1003JLHFT
8、电容10n CERAMIC10N
9、电容4u7 AUDI04U7
10、单刀双掷开关SW-SPDT 电源：+5V
四、设计内容
1、电路各部分组成及工作原理 (1)振荡电路
振荡电路选用555定时器构成的多谐振荡器，如图1所示。 多谐振荡器的振荡频率可由下式估算：
f=1/T=1.43/(R1+2R2)C 若选R1=R2=100k，要在输出端得到频率为1Hz的时钟信号，则C应选47UF。
图1
(2)计数器
主要使用6片74LS160十进制加法计数器实现，数字钟的“秒”“分”信号产生电路都由六十进制计数器构成，“时”信号产生电路为二十四进制计数器。采用反馈清零法的六十进制和二十四进制加法计数器电路分别如图2和图3表示。
图2
图3 (3)译码显示电路
译码显示电路选用七段显示译码器7448和数码管7SEG-DIGITAL，以六十进制“秒”计时电路为例，将计数器、译码显示器和显示数码管连在一起，其电路示意图如图4所示。
图4 (4)校时电路
通过单刀双掷开关SW-SPDT控制“分”“时”的进位信号，使其可以按照秒的速度快速计时，如图5所示。
图5
2、数字钟电路图
3、电路各部分的安装和调试方法 (1)振荡器的安装与调试
按图1所示电路在试验箱上连线，输出接发光二极管，观察发光二极管的显示情况。 (2)计数器的安装与调试
分别按图2与图3所示电路在试验箱上连线，CP为1HZ，可直接由试验箱连续脉冲输出端提供，观察在CP脉冲作用下，输出端发光二极管的状态变化情况，验证是否为六十进制和二十四进制计数器。
(3)译码显示电路的安装与调试
按图4所示电路在试验箱上连线，观察在CP脉冲作用下数码管的显示情况。 。
(4)校时电路
通过单刀双掷开关控制“时”“分”计时器的进位信号，使其按照“秒”计时器的速度校时
4、在整机电路的设计、调试过程中的心得体会
通过数天的设计与思索，我发现自己并不是真的全部掌握所学内容，虽然基本上已经掌握课上老师所讲的内容，可是一到把所用内容整合在一起具体应用时，还是出了很多问题。
比如关于计数器方面的学习，因为所学的是如何将两片74LS160连接构成几十几进制的计数器，感觉很简单，而事实也如此，因此忽略了如何进位的问题。在这次设计开始前，我想当然就以为秒分时各计数器全由一个CP脉冲作用就好了，而各计数器之间的连接也按每个计数器间的接法照旧。结果发现根本不对，秒计数器倒是正常走了，走到59时，下一秒时分计数器根本不动，想了半天却还在钻牛角尖。最后经过查书重新地仔细地看了这部分知识，才发现其中的错误，开始用秒计时器的清零端MR取非给分计时器进位，可突然却发现又出现问题：各计时器之间能正常进位，可是分、时计数器的数码管却全显示1，于是再想是不是还有控制CP信号的端口，于是发现把上一计时器的进位端接入下一计时器的CP段就可以了，电路可以正常进位。想了一两天的问题解决了，打算看看效果，于是更改振荡器中电阻的数值，将100k改换成100欧姆，变换速度瞬间提高一千倍，很快地走了一个周期，从而验证了自己的想法。
当然还有其他的问题，比如关于译码显示电路，选用实验书中的4511译码器，结果发现除QA到QG没有变换其他各端都挺正常的变化(仿真过程中显示红蓝灰点，QA到QG一直不变)，后来还是选用数电书上的7448译码器，因为书上的有相关的解释，相关知识也能弄清楚，不用费多少脑力。
不过，关于校时电路的部分，我自己实在是没弄懂，找别人问问发现没人看懂，结果有个同学说使用单刀双掷开关，觉得这想法可以，就用上了。
通过这次数字钟的设计，我最终明白上课所讲的内容并不是全部，有很多的不足之处。我们学习的东西还有很多，书本上老师所讲的内容只能解决我们具体实际操作过程中的一小部分内容，还有很多很多我们未知的东西需要掌握。通过这次设计我也基本学会了这部使用的设计仿真软件ISIS 7 professional,这也是很好的。另外在这次课程设计过程中，我们了解了很多元件的功能，并且对于其在电路中的使用有了更多的认识。平时看课本时，有时问题老是弄不懂，做完课程设计，那些问题就迎刃而解了，而且还可以记住很多东西，比如一些芯片的功能。平时看课本这次看了，下次就忘了，通过动手实践让我们对各个元件映象深刻。正所谓，认识来源于实践，实践是认识的动力和最终目的，实践是检验真理的唯一标准。
第四篇：数字钟的设计与制作 课程设计4
淮阴师范学院电子与电气工程系
课程设计报告
学生姓名 班
级 专
业 题
目
指导教师
2009 年 6 月
谷鹏
学 号
240701051
07级2班 电子信息科学与技术 数字钟的设计与制作
陈华宝
电子技术课程设计报告
一、设计目的
数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解在制作中用到的各种中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时序电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.
二、设计要求 ㈠设计指标
⑴时间以12小时为一个周期; ⑵显示时、分、秒;
⑶有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间; *⑷计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时; ⑸保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。 ㈡设计要求
⑴画出电路原理图;
⑵自行装配和调试，并能发现问题和解决问题。
⑶编写设计报告，写出设计与制作的全过程，附上有关资料和图纸，有心得体会。
三、原理框图
1.数字钟的构成
数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。由于计数的起始时间不可能与标准时间(如北京时间)一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。
图1
电子技术课程设计报告
2.晶体振荡器电路
晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用TTL门电路构成;另一类是通过CMOS非门构成的电路，本次设计采用了后一种。如图(b)所示，由CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻R1为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。
图2
3.时间记数电路
一般采用10进制计数器如74HC290、74HC390等来实现时间计数单元的计数功能。本次设计中选择74HC390。由其内部逻辑框图可知，其为双2-5-10异步计数器，并每一计数器均有一个异步清零端(高电平有效)。
秒个位计数单元为10进制计数器，无需进制转换，只需将QA与CPB(下降沿有效)相连即可。CPA(下降沿有效)与1HZ秒输入信号相连，QD可作为向上的进位信号与十位计数单元的CPA相连。
秒十位计数单元为6进制计数器，需要进制转换。将10进制计数器转换为6进制计数器的电路连接方法如图 2.4所示，其中QC可作为向上的进位信号与分个位的计数单元的CPA相连。
图3
电子技术课程设计报告
图4
分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的QD作为向上的进位信号应与分十位计数单元的CPA相连，分十位计数单元的QC作为向上的进位信号应与时个位计数单元的CPA相连。
时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为24进制计数器，不是10的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行24进制转换。利用1片74HC390实现24进制计数功能的电路如图(d)所示。
图5二十四进制电路
另外，图(d)所示电路中，尚余-2进制计数单元，正好可作为分频器2HZ输出信号转化为1HZ信号之用。
4.译码驱动及显示单元电路
选择74LS47作为显示译码电路;选择LED数码管作为显示单元电路。由74LS47把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。这里的LED数码管是采用共阳的方法连接的。
计数器实现了对时间的累计并以8421BCD码的形式输送到74LS47芯片，再由74LS47芯片把BCD码转变为十进制数码送到数码管中显示出来。
5.校时电路
数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，
电子技术课程设计报告
并采用正常计时信号与校正信号可以随时切换的电路接入其中。即为用COMS与或非门实现的时或分校时电路，In1端与低位的进位信号相连;In2端与校正信号相连，校正信号可直接取自分频器产生的1HZ或2HZ(不可太高或太低)信号;输出端则与分或时个位计时输入端相连。当开关打向上时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态;当开关打向下时，情况正好与上述相反，这时校时电路处于校时状态。
实际使用时，因为电路开关存在抖动问题，所以一般会接一个RS触发器构成开关消抖动电路，所以整个较时电路就如图(f)。
图6 带有消抖电路的校正电路
说明：当时间在59分50秒到59分59秒期间时 分十位、分个 位和秒十位均保持不变，分别为5，9和5;因此，可以将分计数器十位的Qc和QA，个位的QD和QA及秒计数器十位的QC和QA相与，从而产生报时控制信号。IO1分计数器十位的Qc和QAIO2U11VCCIO35VVCCX182345V分计数器个位的QD和QAIO456114V_0.5WIO512秒计数器十位的QC和QAIO674HC30D数字钟设计-整点报时电路部分
图7 *6.整点报时电路
电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，发出报时电路报时控制信号。
当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，
电子技术课程设计报告
分别为
5、9和5，因此可将分计数器十位的QC和QA 、个位的QD和QA及秒计数器十位的QC和QA相与，从而产生报时控制信号。
报时电路可选74HC30来构成。74HC30为8输入与非门。
四、元器件
1.四连面包板1块 2.共阳七段数码管6个 3.网络线2米/人 4.74LS47集成块6块 5.CD4060集成块1块 6.74HC390集成块3块 7.74HC51集成块1块 8.74HC00集成块2块 9.74LS08集成块1块 10.10MΩ电阻5个 11.300Ω电阻6个 12.30p电容2个 13.32.768k时钟晶体1个 芯片连接图
1)74HC00D
图8 2)74LS08
图9
电子技术课程设计报告
3)74HC390D
4)74HC51D
4) CD4060
图10
图11
电子技术课程设计报告
图12 5)74LS74
图13
电子技术课程设计报告
6)74LS47
图14 2.面包板的介绍
面包板一块总共由五部分组成，一竖四横，面包板本身就是一种免焊电板。 面包板的样式是：
电子技术课程设计报告
图15 面包板的注意事项：
1.面包板旁一般附有香蕉插座，用来输入电压、信号及接地。 2.上图中连着的黑线表示插孔是相通的。
3.拉线时，尽量将线紧贴面包板，把线成直角，避免交叉，也不要跨越元件。 4.面包板使用久后，有时插孔间连接铜线会发生脱落现象，此时要将此排插孔做记号。并不再使用。
五、各功能块电路图
数字钟从原理上讲是一种典型的数字电路，可以由许多中小规模集成电路组成，所以可以分成许多独立的电路。
(一) 六进制电路
由74HC390、7400、数码管与74LS47组成，电路如图16。
U1A3123U2A12Com74HC00D74HC00DU5SEVEN_SEG_COM_KABCDEFGU3AIO1IO337126DADBDCDD513OAOBOCODOE121110915141QA1QB1QC567V1 32Hz 5V141INA1INB21CLRIO21QD74HC390D43~EL~BI~LTOFOGVCCIO45V74LS47将十进制计数器转换为六进制的连接方法
图16
电子技术课程设计报告
(二) 十进制电路
由74HC390、7400、数码管与74LS47组成，电路如图17。
ComU3SEVEN_SEG_COM_KU1AIO1141INA1INB21CLR31QA1QB1QC1QD5677126DADBDCDD513OAOBOCODOE12111091514ABCDEFGVCC5V74HC390D43~ELOF~BIOG~LT74LS47十进制接法测试仿真电路
图17
(三) 六十进制电路
由两个数码管、两74LS
47、一个74HC390与一个7400芯片组成，电路如图18。
74LS47
74LS47
图18
电子技术课程设计报告
(四) 双六十进制电路
由2个六十进制连接而成，把分个位的输入信号与秒十位的Qc相连，使其产生进位。
(五) 时间计数电路
由1个二十四进制电路、2个六十进制电路组成，因上面已有一个双六十电路，只要把它与二十四进制电路相连即可，详细电路见图19。
VCC5VR6200ohmComR7200ohmComR8200ohmComR9200ohmComR10200ohmComR11200ohmComABCDEFGABCDEFGABCDEFGABCDEFGABCDEFGABCDEFGVCC5VVCC5VVCC5VVCC5VVCC5VVCC5V1312111015141312111015141312111015141312111015141312111015141312111015U7OGBI/RBOU8OGBI/RBOU9OGBI/RBOU10OGBI/RBOU11OGBI/RBO14U12OGBI/RBO499999OAOBOCODOAOBOCODOAOBOCODOAOBOCODOAOBOCODOAOBOCODOEOEOEOEOE9OEOFOFOFOFOFRBIRBIRBIRBIRBI7126354712635471263547126354712635471263131110131110356793567131110U13B2QDU14A1QDU14B2QD54U15A1QD9U15B2QD356791QA1QB1QC2QA2QB2QC1QA1QB1QC2QA2QB1QA1QB1QC1QD2QA2QB1CLR2CLR1CLR1CLR2CLR1INA2INA1INB2INBU18A74LS08D614141512151574LS390D74LS08D121474LS08D8142VCC5VR1J112U19A311213910U20R145-32.768kHz时计数9器810U21C108975O3O4O5O6O7O8O9U22RTCCTCRS111X2校时Key = A74LS00D12MRR25V45U19B6112364U21D12器分计数131146VCCR510MohmR412U24A4~1PR51Q1D312141315123J2U21A3574LS00DC130pF30pF校分Key = B12214214274LS51D6~1QO11O12O13R345m setU21B6~1CLR74LS74D4060BP开关在下，校准状态开关在上，正常工作74LS00DVCC5V图19
2CLR1INA2INA1INA1INB2INB1INB2INA2INBU13A2QCU18C109U18B2QCC25RBI74LS47DLTABCD74LS47DLTABCD74LS47DLTABCD74LS47DLTABCD74LS47DLTABCD74LS47DLTABCDOF213电子技术课程设计报告
(六) 校正电路
由74HC51D、74HC00D与电阻组成，校正电路有分校正和时校正两部分，电路如图20。
IO1VCC正常输入信号5V校正信号R1IO2U2C9108小时校正电路J110Mohm74HC00D注意：分校时时，不会进位到小时。U11111213910U2DKey = A12R210MohmIO313U2A8123时计数器IO574HC00D1123674HC00D正常输入信号校正信号R3U3A10Mohm12U2B456分计数器IO6IO44574HC00D74HC51D3J274HC00DKey = B分钟校正电路分校正时锁定小时信号输入R410MohmU3B456图中采用基本RS触发器构成开关消抖动电路，其中与非门选用74HC00;对J1和J2，因为校正信号与0相与为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态，当开关打向上时，情况正好与上述相反，这时电路处于校时状态。74HC00D数字钟设计-校时电路部分
图20
(七) 晶体振荡电路
由晶体与2个30pF电容、1个4060、一个10兆的电阻组成，芯片3脚输出2Hz的方波信号，电路如图21。
图21
电子技术课程设计报告
(八) 整点报时电路
由74HC30D和蜂鸣器组成，当时间在59:50到59:59时，蜂鸣报时，电路如图22。
说明：当时间在59分50秒到59分59秒期间时 分十位、分个 位和秒十位均保持不变，分别为5，9和5;因此，可以将分计数器十位的Qc和QA，个位的QD和QA及秒计数器十位的QC和QA相与，从而产生报时控制信号。IO1分计数器十位的Qc和QAIO2U11VCCIO35VVCCX182345V分计数器个位的QD和QAIO456114V_0.5WIO512秒计数器十位的QC和QAIO674HC30D数字钟设计-整点报时电路部分图22
六、总接线元件布局
整个数字钟由时间计数电路、晶体振荡电路、校正电路、整点报时电路组成。 其中以校正电路代替时间计数电路中的时、分、秒之间的进位，当校时电路处于正常输入信号时，时间计数电路正常计时，但当分校正时，其不会产生向时进位，而分与时的校位是分开的，而校正电路也是一个独立的电路。
电路的信号输入由晶振电路产生，并输入各电路。
七、电路原理总图
在原有的简图的基础上，按实际布局画了这张按实际芯片布局的接线图，如图23：
电子技术课程设计报告
VCC5VR6200ohmComR7200ohmComR8200ohmComR9200ohmComR10200ohmComR11200ohmComABCDEFGABCDEFGABCDEFGABCDEFGABCDEFGABCDEFGVCC5VVCC5VVCC5VVCC5VVCC5VVCC5V1312111015141312111015141312111015141312111015141312111015141312111015U7OGBI/RBOU8OGBI/RBOU9OGBI/RBOU10OGBI/RBOU11OGBI/RBO14U12OGBI/RBO499999OAOBOCODOAOBOCODOAOBOCODOAOBOCODOAOBOCODOAOBOCODOEOEOEOEOE9OEOFOFOFOFOFRBIRBIRBIRBIRBI7126354712635471263547126354712635471263131110131110356793567131110U13B2QDU14A1QDU14B2QD54U15A1QD9U15B2QD356791QA1QB1QC2QA2QB2QC1QA1QB1QC2QA2QB1QA1QB1QC1QD2QA2QB1CLR2CLR1CLR1CLR2CLR1INA2INA1INB2INBU18A74LS08D614141512151574LS390D74LS08D121474LS08D8142VCC5VR1J112U19A311213910U20R145-32.768kHz时计数9器810U21C108975O3O4O5O6O7O8O9U22RTCCTCRS111X2校时Key = A74LS00D12MRR25V45U19B6112364U21D12分计数器131146VCCR510MohmR412U24A4~1PR51Q1D312141315123J2U21A3574LS00DC130pF30pF校分Key = B12214214274LS51D6~1QO11O12O13R345m setU21B6~1CLR74LS74D4060BP开关在下，校准状态开关在上，正常工作74LS00DVCC5V图23
2CLR1INA2INA1INA1INB2INB1INB2INA2INBU13A2QCU18C109U18B2QCC25RBI74LS47DLTABCD74LS47DLTABCD74LS47DLTABCD74LS47DLTABCD74LS47DLTABCD74LS47DLTABCDOF213电子技术课程设计报告
八、总结
1. 实验过程中遇到的问题及解决方法
① 面包板测试,未遇问题。
② 七段显示器与七段译码器的测量，正常。 ③ 时间计数电路的连接与测试
在连接晶振的过程中,晶振无法起振.在排除线与芯片的接触不良问题后重新对照电路图,发现是由于12脚未接地所至.
在连接六进制的过程中,发现电路只能4,5的跳动,后经发现是由于接到与非门的引脚接错一根所至,经纠正后能正常显示.
④ 校正电路
在连接校正电路的过程中,出现时和分都能正常校正时,但秒却受到影响,特别时一较分钟的时候秒乱跳,而不校时的时候,秒从40跳到59,然后又跳回40,分和秒之间无进位,电路在时,分,秒进位过程中能正常显示,故可排除芯片和连线的接触不良的问题.经检查,校正电路的连线没有错误,后用万用表的直流电压档带电检测秒十位的QA,QB,QC和QD脚,发现QA脚时有电压时而无电压,再检测秒到分和分到时的进位端,发现是由于秒到分的进位未拔掉所至.
2. 设计体会
通过这次对数字钟的设计与制作，让我了解了设计电路的程序，也让我了解了关于数字钟的原理与设计理念，要设计一个电路总要先用仿真仿真成功之后才实际接线的。但是最后的成品却不一定与仿真时完全一样，因为，再实际接线中有着各种各样的条件制约着。而且，在仿真中无法成功的电路接法，在实际中因为芯片本身的特性而能够成功。所以，在设计时应考虑两者的差异，从中找出最适合的设计方法。
通过这次学习，让我对各种电路都有了大概的了解，所以说，坐而言不如立而行，对于这些电路还是应该自己动手实际操作才会有深刻理解。
3. 对设计的建议
我希望老师在我们动手制作之前应先告诉我们一些关于所做电路的资料、原理，以及如何检测电路的方法，还有关于检测芯片的方法。这样会有助于我们进一步的进入状况，完成设计。
第五篇：数字钟的设计与制作 课程设计2
淮阴师范学院电子与电气工程系
课程设计报告
学生姓名 班
级 专
业 题
目
指导教师
2009 年 6 月
周顺
学 号
240701090
07级2班 电子信息工程 数字钟的设计与制作
陈华保
电子技术课程设计报告
一、设计目的
数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解在制作中用到的各种中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时序电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.
二、设计要求 ㈠设计指标
⑴时间以12小时为一个周期; ⑵显示时、分、秒;
⑶有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间; *⑷计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时; ⑸保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。 ㈡设计要求
⑴画出电路原理图;
⑵自行装配和调试，并能发现问题和解决问题。
⑶编写设计报告，写出设计与制作的全过程，附上有关资料和图纸，有心得体会。
三、原理框图
1.数字钟的构成
数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。由于计数的起始时间不可能与标准时间(如北京时间)一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。
图1
电子技术课程设计报告
2.晶体振荡器电路
晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用TTL门电路构成;另一类是通过CMOS非门构成的电路，本次设计采用了后一种。如图(b)所示，由CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻R1为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。
图2
3.时间记数电路
一般采用10进制计数器如74HC290、74HC390等来实现时间计数单元的计数功能。本次设计中选择74HC390。由其内部逻辑框图可知，其为双2-5-10异步计数器，并每一计数器均有一个异步清零端(高电平有效)。
秒个位计数单元为10进制计数器，无需进制转换，只需将QA与CPB(下降沿有效)相连即可。CPA(下降沿有效)与1HZ秒输入信号相连，QD可作为向上的进位信号与十位计数单元的CPA相连。
秒十位计数单元为6进制计数器，需要进制转换。将10进制计数器转换为6进制计数器的电路连接方法如图 2.4所示，其中QC可作为向上的进位信号与分个位的计数单元的CPA相连。
图3
电子技术课程设计报告
图4
分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的QD作为向上的进位信号应与分十位计数单元的CPA相连，分十位计数单元的QC作为向上的进位信号应与时个位计数单元的CPA相连。
时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为24进制计数器，不是10的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行24进制转换。利用1片74HC390实现24进制计数功能的电路如图(d)所示。
图5二十四进制电路
另外，图(d)所示电路中，尚余-2进制计数单元，正好可作为分频器2HZ输出信号转化为1HZ信号之用。
4.译码驱动及显示单元电路
选择74LS47作为显示译码电路;选择LED数码管作为显示单元电路。由74LS47把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。这里的LED数码管是采用共阳的方法连接的。
计数器实现了对时间的累计并以8421BCD码的形式输送到74LS47芯片，再由74LS47芯片把BCD码转变为十进制数码送到数码管中显示出来。
5.校时电路
数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，
电子技术课程设计报告
并采用正常计时信号与校正信号可以随时切换的电路接入其中。即为用COMS与或非门实现的时或分校时电路，In1端与低位的进位信号相连;In2端与校正信号相连，校正信号可直接取自分频器产生的1HZ或2HZ(不可太高或太低)信号;输出端则与分或时个位计时输入端相连。当开关打向上时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态;当开关打向下时，情况正好与上述相反，这时校时电路处于校时状态。
实际使用时，因为电路开关存在抖动问题，所以一般会接一个RS触发器构成开关消抖动电路，所以整个较时电路就如图(f)。
图6 带有消抖电路的校正电路
说明：当时间在59分50秒到59分59秒期间时 分十位、分个 位和秒十位均保持不变，分别为5，9和5;因此，可以将分计数器十位的Qc和QA，个位的QD和QA及秒计数器十位的QC和QA相与，从而产生报时控制信号。IO1分计数器十位的Qc和QAIO2U11VCCIO35VVCCX182345V分计数器个位的QD和QAIO456114V_0.5WIO512秒计数器十位的QC和QAIO674HC30D数字钟设计-整点报时电路部分
图7 *6.整点报时电路
电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，发出报时电路报时控制信号。
当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，
电子技术课程设计报告
分别为
5、9和5，因此可将分计数器十位的QC和QA 、个位的QD和QA及秒计数器十位的QC和QA相与，从而产生报时控制信号。
报时电路可选74HC30来构成。74HC30为8输入与非门。
四、元器件
1.四连面包板1块 2.共阳七段数码管6个 3.网络线2米/人 4.74LS47集成块6块 5.CD4060集成块1块 6.74HC390集成块3块 7.74HC51集成块1块 8.74HC00集成块2块 9.74LS08集成块1块 10.10MΩ电阻5个 11.300Ω电阻6个 12.30p电容2个 13.32.768k时钟晶体1个 芯片连接图
1)74HC00D
图8 2)74LS08
图9
电子技术课程设计报告
3)74HC390D
4)74HC51D
4) CD4060
图10
图11
电子技术课程设计报告
图12 5)74LS74
图13
电子技术课程设计报告
6)74LS47
图14 2.面包板的介绍
面包板一块总共由五部分组成，一竖四横，面包板本身就是一种免焊电板。 面包板的样式是：
电子技术课程设计报告
图15 面包板的注意事项：
1.面包板旁一般附有香蕉插座，用来输入电压、信号及接地。 2.上图中连着的黑线表示插孔是相通的。
3.拉线时，尽量将线紧贴面包板，把线成直角，避免交叉，也不要跨越元件。 4.面包板使用久后，有时插孔间连接铜线会发生脱落现象，此时要将此排插孔做记号。并不再使用。
五、各功能块电路图
数字钟从原理上讲是一种典型的数字电路，可以由许多中小规模集成电路组成，所以可以分成许多独立的电路。
(一) 六进制电路
由74HC390、7400、数码管与74LS47组成，电路如图16。
U1A3123U2A12Com74HC00D74HC00DU5SEVEN_SEG_COM_KABCDEFGU3AIO1IO337126DADBDCDD513OAOBOCODOE121110915141QA1QB1QC567V1 32Hz 5V141INA1INB21CLRIO21QD74HC390D43~EL~BI~LTOFOGVCCIO45V74LS47将十进制计数器转换为六进制的连接方法
图16
电子技术课程设计报告
(二) 十进制电路
由74HC390、7400、数码管与74LS47组成，电路如图17。
ComU3SEVEN_SEG_COM_KU1AIO1141INA1INB21CLR31QA1QB1QC1QD5677126DADBDCDD513OAOBOCODOE12111091514ABCDEFGVCC5V74HC390D43~ELOF~BIOG~LT74LS47十进制接法测试仿真电路
图17
(三) 六十进制电路
由两个数码管、两74LS
47、一个74HC390与一个7400芯片组成，电路如图18。
74LS47
74LS47
图18
电子技术课程设计报告
(四) 双六十进制电路
由2个六十进制连接而成，把分个位的输入信号与秒十位的Qc相连，使其产生进位。
(五) 时间计数电路
由1个二十四进制电路、2个六十进制电路组成，因上面已有一个双六十电路，只要把它与二十四进制电路相连即可，详细电路见图19。
VCC5VR6200ohmComR7200ohmComR8200ohmComR9200ohmComR10200ohmComR11200ohmComABCDEFGABCDEFGABCDEFGABCDEFGABCDEFGABCDEFGVCC5VVCC5VVCC5VVCC5VVCC5VVCC5V1312111015141312111015141312111015141312111015141312111015141312111015U7OGBI/RBOU8OGBI/RBOU9OGBI/RBOU10OGBI/RBOU11OGBI/RBO14U12OGBI/RBO499999OAOBOCODOAOBOCODOAOBOCODOAOBOCODOAOBOCODOAOBOCODOEOEOEOEOE9OEOFOFOFOFOFRBIRBIRBIRBIRBI7126354712635471263547126354712635471263131110131110356793567131110U13B2QDU14A1QDU14B2QD54U15A1QD9U15B2QD356791QA1QB1QC2QA2QB2QC1QA1QB1QC2QA2QB1QA1QB1QC1QD2QA2QB1CLR2CLR1CLR1CLR2CLR1INA2INA1INB2INBU18A74LS08D614141512151574LS390D74LS08D121474LS08D8142VCC5VR1J112U19A311213910U20R145-32.768kHz时计数9器810U21C108975O3O4O5O6O7O8O9U22RTCCTCRS111X2校时Key = A74LS00D12MRR25V45U19B6112364U21D12器分计数131146VCCR510MohmR412U24A4~1PR51Q1D312141315123J2U21A3574LS00DC130pF30pF校分Key = B12214214274LS51D6~1QO11O12O13R345m setU21B6~1CLR74LS74D4060BP开关在下，校准状态开关在上，正常工作74LS00DVCC5V图19
2CLR1INA2INA1INA1INB2INB1INB2INA2INBU13A2QCU18C109U18B2QCC25RBI74LS47DLTABCD74LS47DLTABCD74LS47DLTABCD74LS47DLTABCD74LS47DLTABCD74LS47DLTABCDOF213电子技术课程设计报告
(六) 校正电路
由74HC51D、74HC00D与电阻组成，校正电路有分校正和时校正两部分，电路如图20。
IO1VCC正常输入信号5V校正信号R1IO2U2C9108小时校正电路J110Mohm74HC00D注意：分校时时，不会进位到小时。U11111213910U2DKey = A12R210MohmIO313U2A8123时计数器IO574HC00D1123674HC00D正常输入信号校正信号R3U3A10Mohm12U2B456分计数器IO6IO44574HC00D74HC51D3J274HC00DKey = B分钟校正电路分校正时锁定小时信号输入R410MohmU3B456图中采用基本RS触发器构成开关消抖动电路，其中与非门选用74HC00;对J1和J2，因为校正信号与0相与为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态，当开关打向上时，情况正好与上述相反，这时电路处于校时状态。74HC00D数字钟设计-校时电路部分
图20
(七) 晶体振荡电路
由晶体与2个30pF电容、1个4060、一个10兆的电阻组成，芯片3脚输出2Hz的方波信号，电路如图21。
图21
电子技术课程设计报告
(八) 整点报时电路
由74HC30D和蜂鸣器组成，当时间在59:50到59:59时，蜂鸣报时，电路如图22。
说明：当时间在59分50秒到59分59秒期间时 分十位、分个 位和秒十位均保持不变，分别为5，9和5;因此，可以将分计数器十位的Qc和QA，个位的QD和QA及秒计数器十位的QC和QA相与，从而产生报时控制信号。IO1分计数器十位的Qc和QAIO2U11VCCIO35VVCCX182345V分计数器个位的QD和QAIO456114V_0.5WIO512秒计数器十位的QC和QAIO674HC30D数字钟设计-整点报时电路部分图22
六、总接线元件布局
整个数字钟由时间计数电路、晶体振荡电路、校正电路、整点报时电路组成。 其中以校正电路代替时间计数电路中的时、分、秒之间的进位，当校时电路处于正常输入信号时，时间计数电路正常计时，但当分校正时，其不会产生向时进位，而分与时的校位是分开的，而校正电路也是一个独立的电路。
电路的信号输入由晶振电路产生，并输入各电路。
七、电路原理总图
在原有的简图的基础上，按实际布局画了这张按实际芯片布局的接线图，如图23：
电子技术课程设计报告
VCC5VR6200ohmComR7200ohmComR8200ohmComR9200ohmComR10200ohmComR11200ohmComABCDEFGABCDEFGABCDEFGABCDEFGABCDEFGABCDEFGVCC5VVCC5VVCC5VVCC5VVCC5VVCC5V1312111015141312111015141312111015141312111015141312111015141312111015U7OGBI/RBOU8OGBI/RBOU9OGBI/RBOU10OGBI/RBOU11OGBI/RBO14U12OGBI/RBO499999OAOBOCODOAOBOCODOAOBOCODOAOBOCODOAOBOCODOAOBOCODOEOEOEOEOE9OEOFOFOFOFOFRBIRBIRBIRBIRBI7126354712635471263547126354712635471263131110131110356793567131110U13B2QDU14A1QDU14B2QD54U15A1QD9U15B2QD356791QA1QB1QC2QA2QB2QC1QA1QB1QC2QA2QB1QA1QB1QC1QD2QA2QB1CLR2CLR1CLR1CLR2CLR1INA2INA1INB2INBU18A74LS08D614141512151574LS390D74LS08D121474LS08D8142VCC5VR1J112U19A311213910U20R145-32.768kHz时计数9器810U21C108975O3O4O5O6O7O8O9U22RTCCTCRS111X2校时Key = A74LS00D12MRR25V45U19B6112364U21D12分计数器131146VCCR510MohmR412U24A4~1PR51Q1D312141315123J2U21A3574LS00DC130pF30pF校分Key = B12214214274LS51D6~1QO11O12O13R345m setU21B6~1CLR74LS74D4060BP开关在下，校准状态开关在上，正常工作74LS00DVCC5V图23
2CLR1INA2INA1INA1INB2INB1INB2INA2INBU13A2QCU18C109U18B2QCC25RBI74LS47DLTABCD74LS47DLTABCD74LS47DLTABCD74LS47DLTABCD74LS47DLTABCD74LS47DLTABCDOF213电子技术课程设计报告
八、总结
1. 实验过程中遇到的问题及解决方法
① 面包板测试,未遇问题。
② 七段显示器与七段译码器的测量时，有时有些数字显示断开、不完整。原因可能是数码管引脚接触不良，或者是数码管某些引脚坏。在接电路时译码管的电源和接地的没接，直接导致译码管无法工作，数码管无数字显示。 ③ 时间计数电路的连接与测试
仔细的连接电路是非常重要的，不要忘了电源和接地的引脚连接线。测试时秒 计数显示无法进位、跳动还较快，无法进位是因为在74LS08D集成管的输入输出弄错引脚，跳动较快是因为把4060BP和74LS74D的接线引脚接在了4060BP的2引脚。经检查发现接线错误调整后，时间秒显示正常。 ④ 校正电路
校正时有时单独校正分，时会跟着调动，原因是分与时的进位接线没断开。
2. 设计体会
通过这次实训，让我们更加了解了各种集成块的应用，也对其中一些集成块的用途有了一定的了解。
实训对于我们的动手能力也是一种提高，细心，认真在其尤其重要。对于一些容易遗漏的引脚，如电源，接地引脚特别要注意。 3.对设计的建议
在学生了解的基础上，应该培养学生自己的改进、创新的意识。让学生的能力有真正的提高。